申请/专利权人：南京理工大学

申请日：2022-05-26

公开（公告）日：2024-05-17

公开（公告）号：CN115047930B

主分类号：G05F1/56

分类号：G05F1/56

优先权：

专利状态码：有效-授权

法律状态：2024.05.17#授权;2022.09.30#实质审查的生效;2022.09.13#公开

摘要：本申请提供了一种带隙基准电路，包括：带隙基准启动电路和基准电压产生电路；带隙基准启动电路包括延时电路、低电流关断电路和ESD保护单元；带隙基准电压产生电路包括运算跨导放大器和基准电压核心电路。本申请启动电路一方面可以使带隙电路脱离非平衡工作点正常工作并可以自动关断启动电路，降低静态功耗；另一方面电路设计ESD静电防护单元，可以有效防止器件的静电损伤，保证电路工作的稳定性和可靠性。

主权项：1.一种带隙基准电路，其特征在于，所述带隙基准电路包括，带隙基准启动电路和带隙基准电压产生电路；所述带隙基准启动电路包括延时电路、低电流关断电路和ESD保护单元；所述带隙基准电压产生电路包括运算跨导放大器和基准电压核心电路；所述延时电路通过电流用于产生时间延迟，并启动电路关断信号；所述低电流关断电路用于关断关断信号来临的支路；所述ESD保护单元用于保护电路；所述运算跨导放大器用于发挥钳位功能；所述基准电压核心电路用于产生零温度系数的电压；所述延时电路包括：第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管、第三PMOS管、第四PMOS管以及第三NMOS管；所述第一PMOS管的源极连接电源，所述第一PMOS管的栅极连接基准电压产生电路的第九PMOS管，第十PMOS管，第十五PMOS管和第十六PMOS管的栅极；所述第一NMOS管的栅极与第一PMOS管的漏极连接，所述第一NMOS管的源极与地连接，所述第一NMOS管的漏极与地连接；所述第二PMOS管的源极连接电源，所述第二PMOS管的漏极与第一PMOS管的漏极连接，所述第二PMOS管的栅极与第三PMOS管的漏极连接；所述第三PMOS管的栅极连接第一NMOS管的栅极，所述第三PMOS管的源极连接电源，所述第三PMOS管的漏极连接第二NMOS管的漏极；所述第二NMOS管的栅极连接第一NMOS管的栅极，所述的第二NMOS管源极连接地，所述第二NMOS管的漏极连接第三PMOS管的漏极；所述第四PMOS管的栅极连接第三PMOS管的漏极，所述第四PMOS管的源极连接电源，所述第四PMOS管的漏极连接第三NMOS管的漏极；所述的第三NMOS管栅极连接第二NMOS的漏极，所述的第三NMOS管源极连接地，所述的第三NMOS管漏极连接第四PMOS的漏极；所述低电流关断电路包括：第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第四NMOS管以及第六NMOS管；所述的第五PMOS管栅极连接第六PMOS管的栅极、第七PMOS管的栅极和漏极，所述的第五PMOS管源极连接电源，所述的第五PMOS管漏极连接第六PMOS管的源极；所述的第六PMOS管栅极连接第七PMOS管的栅极，所述的第六PMOS管源极连接第五PMOS管的漏极，所述的第六PMOS管漏极连接第七PMOS管的源极；所述的第七PMOS管栅极连接第七PMOS管的漏极，所述的第七PMOS管源极连接第六PMOS管的漏极，所述第七PMOS管的漏极连接第八PMOS管的源极；所述第八PMOS管的栅极连接第四PMOS管的漏极，所述第八PMOS管的源极连接第七PMOS管的漏极，所述第八PMOS管的漏极连接第五NMOS管的漏极、第四NMOS管漏极；所述第四NMOS管的栅极连接第四PMOS管的漏极，所述第四NMOS管的源极连接地，所述第四NMOS管的漏极连接第五NMOS管的漏极；所述第六NMOS管的栅极连接第五NMOS管的漏极，所述第六NMOS管的源极连接地，所述第六NMOS管的漏极连接第一PMOS管、第九PMOS管、第十PMOS管、第十五PMOS管和第十六PMOS管的栅极；所述ESD保护单元包括：第五NMOS管，所述第五NMOS管的栅极连接地，所述第五NMOS管的源极连接地，所述第五NMOS管的漏极连接第八PMOS管的漏极。

全文数据：

权利要求：

百度查询： 南京理工大学 一种带隙基准电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD