申请/专利权人：北京汇智诚芯科技有限公司

申请日：2021-05-12

公开（公告）日：2024-05-14

公开（公告）号：CN113220625B

主分类号：G06F15/173

分类号：G06F15/173;G06F15/167;G06F13/40;H04L69/06;H04L1/00

优先权：

专利状态码：有效-授权

法律状态：2024.05.14#授权;2021.08.31#实质审查的生效;2021.08.06#公开

摘要：本发明公开了一种基于流式处理芯片的计算量证明系统的设计方法，属于计算机处理技术领域，其特征在于所述证明系统的设计方法包括：Writepacket、Readreqpacket、Readdatasendbackpacket、Errorpacket、本发明的有益效果是：采用流式处理芯片的全系统结构设计，利用芯片与主控制器间的命令和报文格式，结合全系统进行Ethash算法运算，解决了以太坊计算量证明的快速运算的问题，依据数据包的[183:176],[175:168]和[167:160]用于ECC64校验，分别校验{[191:184],[159:112]},[111:56]和[55:0]，且对包内所有bit进行交织，使得任意连续3bit都属于不同ECC组，获得了容忍最长3bit的burst错误的效果。

主权项：1.一种基于流式处理芯片的计算量证明系统的设计方法，其特征在于所述基于流式处理芯片的计算量证明系统为：采用多颗芯片互联的系统架构设计，每颗芯片内部使用sram存储数据集的一部分，多颗芯片的总存储容量将超过所需的存储空间，芯片和芯片之间通过多条高速serdes总线连接；ETHASH算法的核心计算单元是一个64轮循环的计算和访存操作，将该循环拆分成流水线操作，每个流水级处理1轮循环的计算和访存操作；在多芯片组成的流式处理架构上，每个芯片负责处理64级流水线的一个或者多个流水级，同时每个芯片也负责响应其他芯片的访存和计算请求，进行相应的操作；采用ring模式的多芯片互联方案，当芯片0，芯片编号从0开始，需要发送数据或者命令给芯片N（N1），数据和命令需要串行通过芯片1，芯片2，……，一直到芯片N，中间经过的芯片遇到这些数据和命令，将直接把数据发送到下一级芯片；主控制器由一个台式机或者嵌入式SoC芯片实现，主控制器通过低速或者高速总线，与每一颗芯片连接，形成一个带外的主控网络，主控制器负责初始化所有的芯片，启动和结束任务，错误处理和恢复；所述证明系统的设计方法包括：（1）Writepacket：主控制器发出的对chipid芯片内部SRAM和REG的写操作；数据包[191:190]=’b01，二进制表示01，表示报文为writepacket；数据包第[189]位,0表示仅写到chip_id对应的chip，1表示广播到所有chip；数据包的第[188]位保留，将来可用于地址扩展；地址位于数据包的[159:128]位，共32位；packet目标chipid芯片编号，数据包的[187:184]共4位；数据包的[183:176],[175:168]和[167:160]用于ECC64校验，分别校验{[191:184],[159:112]},[111:56]和[55:0]，且对包内所有bit进行交织，使得任意连续3bit都属于不同ECC组，以容忍最长3bit的burst错误；数据位于[127:0]，主控制器与芯片间数据包的格式，数据包宽度192位；（2）Readreqpacket：主控制器对各chipid芯片内部SRAM或reg的读请求，发生情况：更新SRAM的时候，检查SRAM是否写入正确；主控器需要检查和观测芯片内部寄存器；数据包[191:188]=’b0001，二进制表示0001，表示该报文为readpacket；数据包[187:184]共4位，表示主控制器发起本次packet的目标chipid芯片编号；地址位于数据包的[159:128]位，共32位；数据位于数据包的[127:0];主控制器与芯片间数据包的格式，数据包宽度192位，（3）Readdatasendbackpacket：Chipid芯片回送内部SRAM或REG数据到主控制器；数据包[191:188]=’b1001，二进制表示1001，表示该报文为readdatasendbackpacket；地址和数据在数据包里的位置同readpacket：[187:184]共4位，表示发起本packet的chipid芯片编号；主控制器与芯片间数据包的格式，数据包宽度192位，（4）Errorpacket：Chipid芯片检测到错误后发送到主控制器,发生情况：芯片间SerdesECCerror，非法地址，非法packet类型，FIFOunderoverflow，SerdesLane挂死；数据包[191:188]=’b1011，二进制表示1011，表示该报文为errorpacket；地址和ECC在数据包里的位置同writepacket；数据包[187:184]共4位，表示发起本packet的chipid芯片编号；数据包[127:116]共12位全部为0；数据包[115:112]共4位，代表错误类型，4’b0000表示ECC已纠错，4’b0001表示ECC本身奇偶校验错，4’b0010表示ECC出错但未纠错，4’b0100表示非法读地址，4’b1000表示非法写地址，4’b1100表示非法packet类型，4’b1110表示FIFOunderoverflow，4’b1111表示lane挂死；数据包[111:96]代表发生错误的lane的id；主控制器与芯片间数据包的格式，数据包宽度192位。

全文数据：

权利要求：

百度查询： 北京汇智诚芯科技有限公司 一种基于流式处理芯片的计算量证明系统的设计方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD