申请/专利权人:深圳市华星光电半导体显示技术有限公司
申请日:2019-09-05
公开(公告)日:2020-01-10
公开(公告)号:CN110675793A
主分类号:G09G3/20(20060101)
分类号:G09G3/20(20060101)
优先权:
专利状态码:失效-发明专利申请公布后的驳回
法律状态:2022.04.08#发明专利申请公布后的驳回;2020.02.11#实质审查的生效;2020.01.10#公开
摘要:本发明提供一种显示驱动电路,包括上拉控制单元和上拉单元,所述上拉单元通过第一节点与所述上拉控制单元电性连接;所述上拉单元包括电容和第一晶体管,所述电容的第一端电性连接时钟信号输入端,所述电容的第二端电性连接所述第一节点;所述第一晶体管的栅极电性连接所述第一节点,所述第一晶体管的源极电性连接所述时钟信号输入端,所述第一晶体管的漏极电性连接信号输出端。通过将所述电容和所述信号输出端设置在相互并联的两条支路上,从而消除所述电容对所述信号输出端输出信号的损耗,提升所述输出端输出信号的强度和稳定性。
主权项:1.一种显示驱动电路,其特征在于,包括多级驱动单元,每级所述驱动单元包括:上拉控制单元,与第一时钟信号输入端、第一级联信号输入端及第一节点电性连接,用于在所述第一时钟信号输入端输入的信号的控制下将所述第一级联信号输入端输入的信号传输至所述第一节点;上拉单元,与所述第一节点、第二时钟信号输入端及第二节点电性连接,用于在所述第一节点的信号控制下将所述第二时钟信号输入端输入的信号传输至所述第二节点;所述第二节点电性连接级联信号输出端;其中,所述上拉单元包括电容和第一晶体管,所述电容的第一端电性连接所述第二时钟信号输入端,所述电容的第二端电性连接所述第一节点;所述第一晶体管的栅极电性连接所述第一节点,所述第一晶体管的源极电性连接所述第二时钟信号输入端,所述第一晶体管的漏极电性连接所述第二节点。
全文数据:
权利要求:
百度查询: 深圳市华星光电半导体显示技术有限公司 显示驱动电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。