申请/专利权人：博通集成电路(上海)股份有限公司

申请日：2017-12-11

公开（公告）日：2020-11-24

公开（公告）号：CN109905137B

主分类号：H04B1/16(20060101)

分类号：H04B1/16(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.11.24#授权;2019.07.12#实质审查的生效;2019.06.18#公开

摘要：一种用于确定采样相位的接收机包括：用于输出采样相位的同步检测器；通信地耦合到同步检测器以生成多个插值相位的插值器，其中每个插值相位和相位组内的相位对应与相应的同步字；通信地耦合到插值器以计算分别对应于每个插值相位和相位组内的每个相位的同步字的误差矢量幅度EVM，并且确定对应于每个插值相位的同步字的EVM和对应于相位组内的每个相位的同步字的EVM中的最小EVM；以及通信地耦合到计算器，并且被配置为在对应于最小EVM的相位处采样并输出有效载荷信号的输出单元。

主权项：1.一种用于确定采样相位的接收机，其特征在于，包括：同步检测器，被配置为输出采样相位；插值器，通信地耦合到所述同步检测器，并且被配置为通过对包括所述采样相位和与所述采样相位相邻的多个相位的相位组中的每两个相邻相位进行插值来生成多个插值相位，其中，每个所述插值相位和所述相位组内的相位对应于相应的同步字；计算器，通信地耦合到所述插值器，并且被配置为计算对应于每个所述插值相位的同步字的误差矢量幅度EVM，并且计算对应于所述相位组内的每个相位的同步字的EVM，并且确定对应于每个所述插值相位的同步字的EVM和对应于所述相位组内的每个相位的同步字的EVM中的最小EVM；以及输出单元，通信地耦合到所述计算器，并且被配置为在对应于所述最小EVM的相位处采样并输出有效载荷信号；还包括：串并转换器，被配置为将串行解调信号转换成并行解调信号的多个分支，其中并行解调信号的多个分支中的每个分支包括对应于同步字的多个符号；处理单元的多个分支中的每一个被配置为接收所述并行解调信号的多个分支中的分支，其中，处理单元的多个分支中的每一个还包括：缓冲器，连接到所述串并转换器，并且被配置为缓存对应于所述同步字的多个符号；平均单元，通信地耦合到所述缓存器，并且被配置为通过将对应于所述同步字的多个符号全部相加来生成平均值；分割器，通信地耦合到所述平均单元和所述缓冲器，并且被配置为基于对应于所述同步字的多个符号中的每一个与所述平均值之间的差值来生成确定的同步字，其中，每个确定的同步字对应于确定的采样相位；以及，所述同步检测器，还通信地耦合到处理单元的多个分支中的每个分割器，并且被配置为如果至少一个候选采样相位的至少一个候选同步字等于接收机内预定的同步字，则从多个确定的相位中确定至少一个候选采样相位，以及通过平均所述至少一个候选采样相位来生成所述采样相位。

全文数据：用于确定采样相位的接收机和确定采样相位的方法技术领域本申请涉及数字电路，更具体地，但非排他地，涉及一种用于确定采样相位的接收机和确定采样相位的方法。背景技术接收机即使在信号弱时仍需要工作。接收机通常包括同步检测器。在传输期间，同步检测器使用同步字通过指示报头信息的结束和数据的开始来同步数据传输。通常，同步检测器将响应于接收到的同步字来计算多个同步字判决结果。此外，同步字判决结果与同步检测器中预先存储的同步字的匹配表示接收到的信号质量。由于信号微弱，可能只有一个同步字判决结果与预先存储的同步字匹配。以4频移键控4FSK为例，同步字包括24个符号。由于噪声，一个同步字中仅有的24个符号匹配得到的一个相位，有一定的随机性。此外，一般来说，接收机的解调速率越低，降低系统功耗和成本的效果就越好。因此，由于过采样率为8，相位分辨率至少有116个符号的误差。实际仿真表明这样的分辨率要求对要求特别高的系统是不够的。另一方面，提高分辨率将显著增加成本。因此，希望提高接收机的同步相位精度。发明内容根据本发明的一个实施例，接收机包括：被配置为输出采样相位的同步检测器；插值器，其通信地耦合到所述同步检测器，并且被配置为通过对包括所述采样相位和与所述采样相位相邻的多个相位的相位组中的每两个相邻相位进行插值来生成多个插值相位，其中，每个所述插值相位和所述相位组内的相位对应于相应的同步字；计算器，其通信地耦合到所述插值器，并且被配置为计算对应于每个所述插值相位的同步字的误差矢量幅度EVM，并且计算对应于所述相位组内的每个相位的同步字的EVM，并且确定对应于每个所述插值相位的同步字的EVM和对应于所述相位组内的每个相位的同步字的EVM中的最小EVM。以及输出单元，其通信地耦合到所述计算器，并且被配置为在对应于所述最小EVM的相位处采样并输出有效载荷信号。根据本发明的另一个实施例，一种方法包括：由同步检测器输出采样相位；由通信地耦合到所述同步检测器的插值器，通过对包括所述采样相位和与所述采样相位相邻的多个相位的相位组中的每两个相邻相位进行插值，来生成多个插值相位，其中，每个所述插值相位和所述相位组内的相位对应于相应的同步字；由通信地耦合到所述插值器的计算器，计算对应于每个所述插值相位的同步字的误差矢量幅度EVM；以及，由所述计算器计算对应于所述相位组内的每个相位的同步字的EVM；由所述计算器确定对应于每个所述插值相位的同步字的EVM和对应于所述相位组内的每个相位的同步字的EVM中的最小EVM；以及，由通信地耦合到所述计算器的输出单元在对应于所述最小EVM的相位处采样并输出有效载荷信号。实施例接收机提高了接收机在弱信号下的性能，因此增加了通信距离，提高了可靠性。附图说明参考以下附图描述本发明的非限制性和非穷尽性的实施例，其中除非另有说明，相同的附图标记表示各种视图中的相同部件。图1A是根据本发明的实施例的接收机的一些组件的电路图。图1B是根据本发明的另一个实施例的接收机的一些组件的电路图。图2是根据本发明的实施例示出了输出有效载荷信号的方法200的流程图。具体实施方式现在将描述本发明的各个方面和例子。以下描述提供了全面了解和实现描述性例子的具体细节。然而，本领域技术人员将理解，可以在没有许多这些细节的情况下实施本发明。此外，一些公知的结构和功能可能不会被详细显示或描述，以避免不必要地模糊相关描述。在下文所述的描述中使用的术语旨在以其最广泛合理的方式进行解释，即使其与本发明的某些具体例子的详细描述结合使用。某些术语甚至可能在下文中被强调，然而，在本详细描述部分中，旨在以任何限制方式解释的任何术语将被明确地和具体地定义。图1A是根据本发明的实施例的接收机100A的一些组件的电路图。接收器100A包括同步检测器110，通信地耦合到同步检测器110的插值器120，通信地耦合到插值器120的计算器130，以及通信地耦合到计算器130的输出单元140。同步检测器110是同步检测器，并且被配置为输出采样相位SAMPLE_PHASE。参考图1A，插值器120通信地耦合到同步检测器110，并且被配置为通过对包括所述采样相位SAMPLE_PHASE和与所述采样相位SAMPLE_PHASE相邻的多个相位的相位组中的每两个相邻相位插值解调输出来生成多个插值相位。每个插值相位和相位组内的相位对应于相应的同步字。参考图1A，例如，采样相位SAMPLE_PHASE＝4。然后，插值器120使用与采样相位SAMPLE_PHASE相邻的多个相位进行插值，例如比采样相位SAMPLE_PHASE4小的三个相位，以及比采样相位SAMPLE_PHASE4大的三个相位。插值器120通过对每两个相邻相位2和3、3和4、4和5、以及5和6的解调输出进行插值，来插值相位2、3、4和4、5、6，因此生成4个插值相位。因此，得到的插值相位是2.5、3.5、4.5和5.5。得到的9个相位各有一个116*SR的定义，其中包括插值相位2.5、3.5、4.5和5.5，以及相位组内的相位，即2、3、4、5和6。因此，9个所得到的相位是相位2、2.5、3、3.5、4、4.5、5、5.5和6。注意，图1A示出插值器120具有9个输出分支，其中每个分支对应于一个相位。此外，插值器120被配置为通过对从其生成插值相位的两个相邻相位的解调值进行平均来生成每个插值相位的插值解调值。例如，插值器120通过对相位2和相位3的解调值进行平均来生成相位2.5的插值解调值。计算器130通信地耦合到插值器120，并且被配置为计算对应于每个插值相位的同步字的解调输出的误差矢量幅度EVM，插值相位例如相位2.5、3.5、4.5和5.5。计算器130还计算对应于相位组内的每个相位的同步字的EVM，相位组例如2、3、4、5和6。计算器130还确定对应于每个插值相位的同步字的EVM和对应于相位组内的每个相位的同步字的EVM中的最小EVM的相位min_evm_phase。可选地，计算器130还被配置为通过对同步字内的多个符号的误差进行平均来计算同步字的EVM。单个符号的判决绝对误差sym_err是absdemod_out-sym，其中demod_out–sym表示的是单个符号的解调输出。例如，demod_out＝3.1,DC＝0,DC表示所有采样的平均值，那么计算器130计算出判决结果sym为3，sym_err＝0.1。对同步字的全部24个符号误差的sym_err进行平均以得到EVM。输出单元140通信地耦合到计算器130，并且被配置为在对应于最小EVM的相位处采样并输出有效载荷信号。例如，min_evm_phase＝4.5。因此，输出单元140在采样相位4.5处采样有效载荷信号，并输出在相位4.5处采样的有效载荷信号。此外，DC的值，例如0.2，对应于与最小EVM的相位min_evm_phase对应的相位，被用作采样有效载荷判决的阈值。在一个实施例中，min_evm_phase＝4.5。4.5是一个插值相位，不是原来的8个相位之一。因此，插值器120插值对应于最小EVM的相位，并且在对应于最小EVM的插值相位4.5处采样和输出有效载荷信号。因为采样相位是已知的，其等于相位4.5，所以对于有效载荷仅需要一个插值。可选地，min_evm_phase＝4。4是原来的8个相位之一。因此，输出单元140在对应于最小EVM的相位4处采样和输出有效载荷信号。抽样有效载荷不需要插值。图1B是根据本发明的另一实施例的接收机100B的一些组件的电路图。参考图1B，或者，接收机100B还包括串并转换器150，通信地耦合到串并转换器150的处理单元161-168的多个分支。图1B还示出了通信地耦合到处理单元161-168的多个分支的同步检测器。注意，同步检测器110已经参照图1A进行了显示和讨论。串并转换器150被配置为将串行解调信号Demod_out转换成并行解调信号的多个分支，其中并行解调信号的多个分支中的每个分支包括对应于同步字的多个符号。在一个实施例中，接收机100B中的串并转换器150将串行解调信号Demod_out转换成并行解调信号的八个分支。并行解调信号的八个分支中的每一个分支的信号具有等于符号率SR的采样率FS，即FS＝SR。解调信号Demod_out的采样率或采样频率FS_DEMOD通常是符号率SR的8倍，即FS_DEMOD＝SR*8。以采用具有4个符号的四频移键控4FSK调制的数字对讲机无线通信系统为例。4个符号通常是[-3-113]。对应的频偏为：[3*FdevFdev–Fdev3*Fev]。例如，在数字移动无线电DMR标准中，符号速率是4.8kbps，Fdev等于648Hz。每个帧都有同步字用于实现采样相位同步。同步字只包括[-33]。同步字的长度一般是24个符号，比如[3-33333-3-3-333-3-33-3-33-333-3-33-3]。对应于同步字的全部24个符号被平均。平均值是DC值，它是0。对于每个符号，执行判决，其中如果符号大于DC值，这个符号被判决为3；而如果符号小于DC值，则这个符号被判决为-3。处理单元161-168包括多个，或图1B中所示的8个分支。处理单元161-168的多个分支中的每一个分支还包括缓冲器N161A-168A中对应的一个，平均单元161B-168B中对应的一个，以及分割器161C-168C中对应的一个。例如，处理单元161包括对应的缓冲器N161A，平均单元161B和分割器161C等等。并行解调信号的八个分支中的每一个对应于一个相位。缓冲器N161A-168A中的每一个被配置为接收并行解调信号的多个分支中的一个分支。在以下描述中，以处理单元161为例。本领域技术人员可以理解，其他处理单元162-168执行类似的操作，为了简洁起见，省略其详细说明。例如，缓冲器N161A连接到串并转换器150的对应输出端口，并且被配置为缓存对应于同步字的多个符号。在一个实施例中，由于同步字包括24个符号，所以缓冲器N缓冲最多24个符号。因此N等于24，其表示缓冲器的大小。平均单元161B通信地耦合到对应的缓冲器N161A，并且被配置为通过将对应于在缓冲器N161A中缓存的同步字的多个符号，即，对应于同步字的所有24个符号，全部相加来生成平均值。分割器161C通信地耦合到平均单元161B和缓冲器161A，并且被配置为基于对应于同步字的多个符号中的每一个与平均值之间的差值来生成确定的同步字sym0[N-1：0]，其中确定的同步字对应于确定的采样相位。例如，平均单元161B对与同步字对应的所有24个符号进行平均，并且确定平均值为0。然后，分割器161C计算解调输出Demod_out与平均值之间的差值，也就是，将在缓冲器161A中缓存的24个符号中的每一个与平均值0进行比较，并且生成确定的同步字sym0[N-1：0]。在一个实施例中，同步字包括24个符号，sym0[N-1：0]就是sym0[23:0]，N＝24，sym0[23:0]包括24位。sym0[23:0]的每一位都是一个判决值，例如3或-3。类似地，其他符号sym1[23：0]，......sym7[23：0]中的每一个都是对应于其对应分支的相应的确定的同步字。同步检测器110通信地耦合到处理单元161-168的多个分支中的每个分割器161C-168C，并且被配置为如果至少一个候选采样相位SYNC_VEC的至少一个候选同步字等于接收机100B内预定的同步字，则从多个确定的相位中确定至少一个候选采样相位SYNC_VEC。例如，分割器161C至168C获得8个相位判决结果sym0[23：0]、sym1[23：0]、sym2[23：0]...sym7[23：0]。预定的同步字是由发射机发送的，预先存储在接收机中。将每个相位判决结果与预定的同步字进行比较。例如，相位3、4和5具有等于预定的同步字的相位判决结果sym2[23：0]、sym3[23：0]和sym4[23：0]。换句话说，相位3、4和5具有与预定的同步字匹配的判决结果。因此，同步检测器110确定每个对应于候选同步字的候选采样相位SYNC_VEC是SYNC_VEC＝[345]。同步检测器110还通过平均至少一个候选采样相位来生成采样相位。因此SAMPLE_PHASE＝3+4+53＝4。注意，在这个例子中，SAMPLE_PHASE是八个相位之一。然而，本领域技术人员可以理解，由于SAMPLE_PHASE是其同步字与存储在接收机100B中的预定的同步字相同的相位的平均值，所以SAMPLE_PHASE可以不是八个输入相位中的任何一个，并且可以是八个相位中的一些的平均值。返回参考图1A，根据一个实施例，同步检测器110首先使用粗同步，然后插值器120使用插值精确同步，这可以提高整个解调信道的采样率。此外，该实施例大大降低了系统的成本。此外，该实施例大大降低了系统的成本。基本上逻辑计算量或资源消耗量可以减少到一半。返回参考图1A，根据一个实施例，计算器130使用最小EVM来获得采样相位。相比符号匹配，计算量略有增加。但是，由于EVM计算仅仅是对同步字进行，并且同步字相对于整个帧仅占非常小的量，所以开销可以忽略。采用最小EVM确定最佳相位和符号匹配之间的比较，类似于软判决和硬判决之间的比较，可以得到更优的判决结果。图2是根据本发明的实施例示出了输出有效载荷信号的方法200的流程图。方法200包括：在方框210中，由同步检测器输出采样相位；在方框220中，由通信地耦合到同步检测器的插值器，通过对包括采样相位和与采样相位相邻的多个相位的相位组中的每两个相邻相位进行插值，来生成多个插值相位，其中，每个插值相位和相位组内的相位对应于相应的同步字；在方框230中，由通信地耦合到插值器的计算器，计算对应于每个插值相位的同步字的误差矢量幅度EVM；在方框240中，由计算器计算对应于相位组内的每个相位的同步字的EVM；在方框250中，由计算器确定对应于每个插值相位的同步字的EVM和对应于相位组内的每个相位的同步字的EVM中的最小EVM；以及，在方框260中，由通信地耦合到计算器的输出单元在对应于最小EVM的相位处采样并输出有效载荷信号。可选地，方法200还包括图未示出：由串并转换器将串行解调信号转换成并行解调信号的多个分支，其中并行解调信号的多个分支中的每个分支包括对应于同步字的多个符号；对于并行解调信号的多个分支中的每个分支：由缓冲器缓存对应于同步字的多个符号；由通信地耦合到缓冲器的平均单元通过将对应于同步字的多个符号全部相加来生成平均值；由通信地耦合到平均单元和缓冲器的分割器，基于对应于同步字的多个符号中的每一个与平均值之间的差值来生成确定的同步字，其中每个确定的同步字对应于确定的采样相位；以及，如果至少一个候选采样相位的至少一个候选同步字等于接收机内预定的同步字，则由通信地耦合到处理单元的多个分支中的每个分割器的同步检测器，从多个确定的相位中确定至少一个候选采样相位；由同步检测器通过平均至少一个候选采样相位来生成采样相位。可选地，在方框260中，采样和输出通过插值对应于最小EVM的相位来进一步实现，并且在对应于最小EVM的插值相位处采样和输出有效载荷信号。可选地，在方框220中，生成多个插值相位通过对从其生成插值相位的两个相邻相位进行平均来生成每个插值相位的插值解调值来进一步实现。可选地，同步字包括多个符号，并且在方框240中，通过对同步字内的多个符号的误差进行平均来计算同步字的EVM，进一步实现计算同步字的EVM。各种实施例的特征和方面可以被集成到其他实施例中，并且可以在没有所示或描述的所有特征或方面的情况下实现本文中所示的实施例。本领域技术人员将理解，虽然为了说明的目的已经描述了系统和方法的具体例子和实施例，但是可以在不脱离本发明的精神和范围的情况下进行各种修改。此外，一个实施例的特征可以并入到其他实施例中，即使在本文中的单个实施例中这些特征没有一起描述的情况下也是如此。因此，本发明由所附权利要求描述。

权利要求：1.一种用于确定采样相位的接收机，其特征在于，包括：同步检测器，被配置为输出采样相位；插值器，通信地耦合到所述同步检测器，并且被配置为通过对包括所述采样相位和与所述采样相位相邻的多个相位的相位组中的每两个相邻相位进行插值来生成多个插值相位，其中，每个所述插值相位和所述相位组内的相位对应于相应的同步字；计算器，通信地耦合到所述插值器，并且被配置为计算对应于每个所述插值相位的同步字的误差矢量幅度EVM，并且计算对应于所述相位组内的每个相位的同步字的EVM，并且确定对应于每个所述插值相位的同步字的EVM和对应于所述相位组内的每个相位的同步字的EVM中的最小EVM；以及输出单元，通信地耦合到所述计算器，并且被配置为在对应于所述最小EVM的相位处采样并输出有效载荷信号。2.根据权利要求1所述的接收机，其特征在于，还包括：串并转换器，被配置为将串行解调信号转换成并行解调信号的多个分支，其中并行解调信号的多个分支中的每个分支包括对应于同步字的多个符号；处理单元的多个分支中的每一个被配置为接收所述并行解调信号的多个分支中的分支，其中，处理单元的多个分支中的每一个还包括：缓冲器，连接到所述串并转换器，并且被配置为缓存对应于所述同步字的多个符号；平均单元，通信地耦合到所述缓存器，并且被配置为通过将对应于所述同步字的多个符号全部相加来生成平均值；分割器，通信地耦合到所述平均单元和所述缓冲器，并且被配置为基于对应于所述同步字的多个符号中的每一个与所述平均值之间的差值来生成确定的同步字，其中，每个确定的同步字对应于确定的采样相位；以及，所述同步检测器，还通信地耦合到处理单元的多个分支中的每个分割器，并且被配置为如果至少一个候选采样相位的至少一个候选同步字等于接收机内预定的同步字，则从多个确定的相位中确定至少一个候选采样相位，以及通过平均所述至少一个候选采样相位来生成所述采样相位。3.根据权利要求1所述的接收机，其特征在于，还包括：所述输出单元还被配置为：插值对应于最小EVM的相位，并且在对应于最小EVM的插值相位处采样和输出有效载荷信号。4.根据权利要求1所述的接收机，其特征在于，所述插值器还被配置为通过对从其生成所述插值相位的两个相邻相位的解调值进行平均来生成每个所述插值相位的插值解调值。5.根据权利要求1所述的接收机，其特征在于，所述同步字包括多个符号，以及所述计算机还被配置为通过对所述同步字内的多个符号的误差进行平均来计算所述同步字的EVM。6.一种确定采样相位的方法，其特征在于，包括：由同步检测器输出采样相位；由通信地耦合到所述同步检测器的插值器，通过对包括所述采样相位和与所述采样相位相邻的多个相位的相位组中的每两个相邻相位进行插值，来生成多个插值相位，其中，每个所述插值相位和所述相位组内的相位对应于相应的同步字；由通信地耦合到所述插值器的计算器，计算对应于每个所述插值相位的同步字的误差矢量幅度EVM；由所述计算器计算对应于所述相位组内的每个相位的同步字的EVM；由所述计算器确定对应于每个所述插值相位的同步字的EVM和对应于所述相位组内的每个相位的同步字的EVM中的最小EVM；以及由通信地耦合到所述计算器的输出单元在对应于所述最小EVM的相位处采样并输出有效载荷信号。7.根据权利要求6所述的方法，其特征在于，还包括：由串并转换器将串行解调信号转换成并行解调信号的多个分支，其中并行解调信号的多个分支中的每个分支包括对应于同步字的多个符号；对于所述并行解调信号的多个分支中的每个分支：由缓冲器缓存对应于所述同步字的多个符号；由通信地耦合到所述缓冲器的平均单元通过将对应于所述同步字的多个符号全部相加来生成平均值；由通信地耦合到所述平均单元和所述缓冲器的分割器，基于对应于所述同步字的多个符号中的每一个与所述平均值之间的差值来生成确定的同步字，其中每个确定的同步字对应于确定的采样相位；以及如果至少一个候选采样相位的至少一个候选同步字等于所述接收机内预定的同步字，则由通信地耦合到所述处理单元的多个分支中的每个分割器的同步检测器，从多个确定的相位中确定至少一个候选采样相位；由所述同步检测器通过平均至少一个候选采样相位来生成所述采样相位。8.根据权利要求6所述的方法，其特征在于，采样和输出通过以下步骤进一步实现：插值对应于所述最小EVM的相位，以及在对应于所述最小EVM的插值相位处采样和输出有效载荷信号。9.根据权利要求6所述的方法，其特征在于，生成多个插值相位通过对从其生成所述插值相位的两个相邻相位的解调值进行平均来生成每个所述插值相位的插值解调值来进一步实现。10.根据权利要求6所述的方法，其特征在于，所述同步字包括多个符号，并且计算同步字的EVM通过以下方式进一步实现：通过对所述同步字内的多个符号的误差进行平均来计算所述同步字的EVM。

百度查询： 博通集成电路(上海)股份有限公司 用于确定采样相位的接收机和确定采样相位的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD