申请/专利权人:泛升云微电子(苏州)有限公司
申请日:2022-11-21
公开(公告)日:2023-03-21
公开(公告)号:CN115833842A
主分类号:H03M3/00
分类号:H03M3/00;H03L7/08
优先权:
专利状态码:有效-授权
法律状态:2024.01.26#授权;2023.04.07#实质审查的生效;2023.03.21#公开
摘要:本发明公开了一种单环Δ‑Σ调制器、锁相环及芯片,Δ‑Σ调制器包括:至少三个积分器、至少三个乘法器、第一加法器、比特量化器、第二加法器、传输函数为H1z的第一量化噪声反馈环路和传输函数为H2z的第二量化噪声反馈环路。本发明的单环Δ‑Σ调制器、锁相环及芯片,通过传输函数为H1z的第一量化噪声反馈环路以及传输函数为H2z的第二量化噪声反馈环路,H1z和H2z均可用来表达,将比特量化器产生的量化误差信号经H1z处理后叠加至第二个积分器的输出端,将比特量化器产生的量化误差信号经H2z处理后叠加至第三个积分器的输出端,实现消除分数锁相环的游移杂散的目的。
主权项:1.一种单环Δ-Σ调制器,其特征在于,包括:至少三个积分器,各所述积分器依次设置且后一个积分器的输入端与前一个积分器的输出端相连;至少三个乘法器,各所述积分器的输出端均与相应的乘法器的输入端相连;第一加法器,各所述乘法器的输出端均与第一加法器的输入端相连;比特量化器,所述比特量化器的输入端与第一加法器的输出端相连;第二加法器,模拟输入信号和比特量化器的反馈信号经第二加法器处理而输出的信号为第一个积分器的输入信号;在z域传输函数为H1z的第一量化噪声反馈环路,与比特量化器的输出端、比特量化器的输入端以及第二个积分器的输出端相连,以将比特量化器产生的量化误差信号经传输函数H1z处理后叠加至第二个积分器的输出端以消除分数锁相环的游移杂散;在z域传输函数为H2z的第二量化噪声反馈环路,与比特量化器的输出端、比特量化器的输入端以及第三个积分器的输出端相连,以将比特量化器产生的量化误差信号经传输函数H2z处理后叠加至第三个积分器的输出端以消除分数锁相环的游移杂散;所述传输函数H1z和H2z均可用来表达。
全文数据:
权利要求:
百度查询: 泛升云微电子(苏州)有限公司 单环Δ-Σ调制器、锁相环及芯片
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。