申请/专利权人：哈尔滨理工大学

申请日：2023-01-10

公开（公告）日：2023-09-22

公开（公告）号：CN116795767A

主分类号：G06F15/167

分类号：G06F15/167

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.10.13#实质审查的生效;2023.09.22#公开

摘要：一种基于CHI协议的多核Cache共享一致性协议构建方法，属于多核Cache共享一致性协议领域。由于多核处理器的内核之间的数据交互愈加频繁，导致的共享Cache信息增多，为了提高缓存一致性协议的状态维护效率的问题。设计一种基于CHI协议的多核Cache共享一致性协议构建方法，包括：设计系统整体的拓扑结构，系统整体的拓扑结构包括RN0和RN1；设计HN的数据通路，HN的数据通路包括REQ通路、RSP通路、SNP和DAT通路；设计HN中Cache的组成结构；设计HN中Cache主要是设计Cache中L3Cache，包括Tag_SRAM和Data_SRAM，Tag_SRAM包含Tag位和Status位。本发明提高将Dirty的数据写到主存的写速度。实现跟踪每一个Cacheline的状态，根据CPUCore的读写操作及总线上的相应事务，更新Cacheline的状态维护Cache一致性。

主权项：1.一种基于CHI协议的多核Cache共享一致性协议构建方法，其特征在于：所述构建方法包括：第一、设计系统整体的拓扑结构：包括RN0和RN1，两个核连接到XP上，每个XP分别连接HN和SN两个外设，对于Cache，L1Cache和L2Cache放在RN里进行管理，并且每一个RN是一个核，L3Cache放在HN中进行管理；SN存放主存，XP负责数据的转发和流控；第二、设计HN的数据通路：HN的数据通路包括REQ通路、RSP通路、SNP和DAT通路；第三、设计HN中Cache的组成结构；设计HN中Cache主要是设计Cache中L3Cache，Cache包括Tag_SRAM和Data_SRAM，二者是一一对应的，其中Tag_SRAM包含Tag位和Status位，Tag位保存物理地址，Status存放当前Cache的状态；Data_SRAM存放Cache中的数据，每个Cache_line对应Data位宽为64Byte。

全文数据：

权利要求：

百度查询： 哈尔滨理工大学 一种基于CHI协议的多核Cache共享一致性协议构建方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD