申请/专利权人：浙江大学;浙江中控研究院有限公司

申请日：2023-09-04

公开（公告）日：2023-12-05

公开（公告）号：CN117176660A

主分类号：H04L47/22

分类号：H04L47/22;H04L47/10;H04L47/6275;H04L47/52

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.12.22#实质审查的生效;2023.12.05#公开

摘要：本发明公开一种基于FPGA实现优化TSN帧抢占IP核的系统包括：信用流量整形IP核，用于接收流量数据并基于流量数据的优先级将流量数据放入不同优先级的队列中；帧抢占调度模块，接收信用流量整形IP核发送的流量数据并向信用流量整形IP核发送调度策略切换反馈信号，可在帧抢占条件不满足的情况下，通过CBS算法为每个流量传输队列设置固定的信用值参数从而降低由长度较长的标准以太网帧或超大可抢占帧引起的高速帧延迟的问题，以及高速帧与可抢占帧的共网传输。本发明基于FPGA实现帧抢占MAC合并子层的逻辑功能，在硬件电路上实现稳定可靠的数据传输。在满足帧抢占条件时，可正常执行帧抢占流量调度功能，进而达到帧抢占功能与信用值流量整形功能的灵活切换。

主权项：1.一种基于FPGA实现优化TSN帧抢占IP核的系统，基于现场可编程门阵列FPGA搭建，其特征在于，包括：信用流量整形IP核，用于接收流量数据并基于流量数据的优先级将流量数据放入不同优先级的队列中，经过所述信用流量整形IP核的流量数据被分配固定的传输带宽；帧抢占调度模块，接收所述信用流量整形IP核发送的流量数据并向所述信用流量整形IP核发送调度策略切换反馈信号；帧抢占调度模块包括MAC合并子层，所述MAC合并子层判断该节点是否支持帧抢占功能，在信用流量整形IP核后时间敏感数据帧和非时间敏感数据帧被映射为eMAC帧和pMAC帧，分别由eMAC通道和pMAC通道传输，所述流量数据包括时间敏感数据帧和非时间敏感数据帧，所述时间敏感数据帧的优先级高于所述非时间敏感数据帧；如果该节点支持帧抢占功能，当网络需要传输eMAC帧并且此时已开启帧抢占策略时，暂停pMAC通道的传输并切换至eMAC通道传输eMAC帧，实现正常的帧抢占调度功能；若未开启帧抢占策略或不满足帧抢占条件时，激活信用流量整形IP核，将eMAC帧和pMAC帧分配至不同的优先级队列，为每个队列分配相应的信用值，实现eMAC帧的确定性传输，降低由pMAC帧阻塞引起的eMAC帧的传输延迟。

全文数据：

权利要求：

百度查询： 浙江大学;浙江中控研究院有限公司 基于FPGA实现优化TSN帧抢占IP核的系统及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD