申请/专利权人：深圳大学

申请日：2023-11-03

公开（公告）日：2024-02-02

公开（公告）号：CN117492701A

主分类号：G06F7/58

分类号：G06F7/58;H03K3/037;H03K3/03

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.02.23#实质审查的生效;2024.02.02#公开

摘要：本发明公开了一种基于施密特触发型反相器的真随机数发生器电路结构，该电路结构包括多个基于施密特型触发器的环形振荡器、多个噪声增幅器及多个异或门；环形振荡器的输入端均与使能端口相连接，环形振荡器的输出端分别与对应的一个噪声增幅器的输入端相连接，各噪声增幅器的控制输入端均连接并用于获取噪声增幅开关信号，各噪声增幅器的输出端分别与对应的一个寄存器的输入端相连接，各寄存器的时钟信号输入端均连接并作为采样输入时钟端口。上述的电路结构中，通过基于施密特型触发器的环形振荡器产生随机信号，通过噪声增幅器以进一步增强随机性，从而提高随机数序列的吞吐量。

主权项：1.一种基于施密特触发型反相器的真随机数发生器电路结构，其特征在于，所述电路结构包括多个基于施密特型触发器的环形振荡器、多个噪声增幅器及多个异或门；所述环形振荡器的输入端与使能端口相连接，所述环形振荡器的输出端分别与对应的一个所述噪声增幅器的输入端相连接，各所述噪声增幅器的控制输入端均连接并用于获取噪声增幅开关信号，各所述噪声增幅器的输出端分别与对应的一个寄存器的输入端相连接，各所述寄存器的时钟信号输入端均连接并作为采样输入时钟端口；输出寄存器的主信号输入端连接一个异或门的输出端，与输出寄存器相连接的异或门的两个输入端分别连接两个上一级异或门的输出端；输出寄存器的输出端用于输出随机序列；两个所述寄存器的输出端分别与一个异或门的两个输入端进行连接，与所述寄存器相连接的两个异或门的输出端分别连接下一级的一个异或门的两个输入端；所述环形振荡器的数量为2n个，其中，n为不小于2的整数；所述环形振荡器由一个二输入与非门及多个施密特触发型反相器组成，所述二输入与非门的两个输入端相连接并作为所述环形振荡器的输入端；所述二输入与非门的输出端与下一级施密特触发型反相器的输入端相连接，上一级施密特触发型反相器的输出端与下一级施密特触发型反相器的输入端相连接，末尾的一个施密特触发型反相器的输出端同时与所述二输入与非门的第一连接端及第二连接端相连接并作为所述环形振荡器的输出端。

全文数据：

权利要求：

百度查询： 深圳大学 基于施密特触发型反相器的真随机数发生器电路结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD