申请/专利权人：上海华虹宏力半导体制造有限公司

申请日：2021-03-31

公开（公告）日：2024-02-06

公开（公告）号：CN113113072B

主分类号：G11C29/00

分类号：G11C29/00

优先权：

专利状态码：有效-授权

法律状态：2024.02.06#授权;2021.07.30#实质审查的生效;2021.07.13#公开

摘要：本发明公开了一种芯片测试中载入trim值的方法，针对存储器的存储单元，进行trimmingbit值的写入，在进行trimmingbit值的写入时，同时将一个trimmingbit值写入到2个或者更多的存储单元中。在进行读取的时候，同时选中全部的写入所述的相同的trimmingbit值的2个或更多个存储单元，由SA来判定所选中的全部的2个或更多的存储单元中存储的trimmingbit值为“1”或者是为“0”，由于有更多的存储单元提供数据进行对比，提高了数据读取的窗口。存储单元中进行trimmingbit值的写入时，还可以同时写入trimmingbit值的反值，即原trimmingbit值为“1”的情况下，同时写入其反值“0”；在读出数据时可进行读出后的相互比较验证。

主权项：1.一种芯片测试中载入trim值的方法，针对存储器的多个结构相同的形成阵列的存储单元，进行trimmingbit值的写入，其特征在于：每个所述的存储单元包含有两个晶体管：一只选择管以及一只SONOS存储管，所述选择管包含栅极以及第一开关端和第二开关端，所述的SONOS存储管包含栅极以及第一开关端和第二开关端，所述的选择管的第二开关端和所述的SONOS存储管的第一开关端连接，将所述的选择管和SONOS存储管进行串接，所述的选择管的第一开关端以及SONOS存储管的第二开关端再分别连接同一列上的相邻的存储单元；所述的选择管的栅极引出SWL字线，所述的SONOS存储管的栅极引出SWLS字线；在进行trimmingbit值的写入时，同时将一个trimmingbit值写入到2个或者更多的存储单元中；通过2个或更多个存储单元中写入相同的trimmingbit值，在载入trimmingbit值后进行读取的时候，同时选中全部的写入所述的相同的trimmingbit值的2个或更多个存储单元，由SA来判定所选中的全部的2个或更多的存储单元中存储的trimmingbit值为“1”或者是为“0”，由于有更多的存储单元提供数据进行对比，提高了数据读取的窗口。

全文数据：

权利要求：

百度查询： 上海华虹宏力半导体制造有限公司 芯片测试中载入trim值的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD