申请/专利权人：中国人民解放军国防科技大学

申请日：2022-01-14

公开（公告）日：2024-02-13

公开（公告）号：CN114301480B

主分类号：H04B1/16

分类号：H04B1/16;H03M1/12

优先权：

专利状态码：有效-授权

法律状态：2024.02.13#授权;2022.04.26#实质审查的生效;2022.04.08#公开

摘要：高速采样电路及包含该高速采样电路的SerDes接收机，包括一系列的MOS管，本发明将采样、判决操作分别分配到时钟低电平和高电平两个阶段内完成，降低了对电路响应速度的要求。同时通过设计预充电电路，抵消寄生电容影响，提升了输出响应速度。相对传统StrongArm架构，本发明具有输出负载电容小的优点。

主权项：1.采样电路，其特征在于，包括：尾电流电路，用于提供尾电流；输入电路，包括MOS管M1和M2，MOS管M1和M2组成输入对管，MOS管M1的源极和MOS管M2的源极连接，MOS管M1的栅极接输入Vip端，MOS管M2的栅极接输入Vin端；隔离电路，包括MOS管M3和M4，MOS管M3和M4作为隔离管，MOS管M3的源极接MOS管M1的漏极，MOS管M4的源极接MOS管M2的漏极，MOS管M3的栅极接MOS管M4的栅极，MOS管M3的漏极接MOS管M5的漏极，MOS管M4的漏极接MOS管M6的漏极，MOS管M5的栅极接MOS管M6的栅极，MOS管M5的源极、MOS管M6源极均连接VDD端；锁存器电路，MOS管M7、M8、M9、M10、M11组成锁存器，MOS管M7的源极、MOS管M9源极均连接VDD端，MOS管M7的栅极连接MOS管M8的栅极，MOS管M9的栅极连接MOS管M10的栅极，MOS管M7的漏极接MOS管M8的漏极，MOS管M9的漏极接MOS管M10的漏极，MOS管M8的源极、MOS管M10的源极和MOS管M11的漏极连接，MOS管M11的栅极接时钟信号CLK，MOS管M11的源极接地；MOS管M5的漏极、MOS管M7的漏极和MOS管M9的栅极共同接输出Von端，MOS管M6的漏极、MOS管M7的栅极和MOS管M9的漏极共同接输出Vop端；预充电电路包括MOS管M12、MOS管M13、第一寄生电容、第二寄生电容，MOS管M12的源极接VDD端，MOS管M13的源极接VDD端，MOS管M12的栅极作为输入Vip端与MOS管M1的栅极连接，MOS管M13的栅极作为输入Vin端与MOS管M2的栅极连接，MOS管M12的漏极接MOS管M1的漏极，MOS管M13的漏极接MOS管M2的漏极，第一寄生电容的一端与MOS管M3的源极以及MOS管M1的漏极连接在一起，第一寄生电容的另一端接地，第二寄生电容的一端与MOS管M4源极以及MOS管M2的漏极连接在一起，第二寄生电容的另一端接地。

全文数据：

权利要求：

百度查询： 中国人民解放军国防科技大学 高速采样电路及包含该高速采样电路的SerDes接收机

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD