申请/专利权人：英特尔公司

申请日：2022-07-28

公开（公告）日：2024-02-27

公开（公告）号：CN117616426A

主分类号：G06N3/063

分类号：G06N3/063

优先权：["20210924 US 17/484661"]

专利状态码：在审-公开

法律状态：2024.02.27#公开

摘要：公开了用于通过重新格式化一个或多个张量来针对NN的浅层增加神经网络NN加速器电路模块的利用率的方法、设备、系统和制品。示例设备包括用于确定权重内核的宽度并确定第一张量的深度的参数确定电路模块。该示例设备还包括存储控制电路模块，它用于：从第一张量的第一个XY位置开始，复制与权重内核的宽度重叠的连续XY位置的一个或多个Z值，一直到第一张量的深度；并在第二张量的第一个XY位置中连续加载这一个或多个Z值。

主权项：1.一种用于针对NN的浅层增加神经网络NN加速器电路模块的利用率的设备，所述设备包括：用于访问第一张量的接口电路模块；以及包括以下中的一个或多个的处理器电路模块：中央处理器单元、图形处理器单元或数字信号处理器中的至少一个，所述中央处理器单元、所述图形处理器单元或所述数字信号处理器中的所述至少一个具有用于控制所述处理器电路模块内的数据移动的控制电路模块、用于执行与指令相对应的一个或多个第一操作的算术和逻辑电路模块、以及用于存储所述一个或多个第一操作的结果的一个或多个寄存器，所述指令位于所述设备中；现场可编程门阵列FPGA，所述FPGA包括逻辑门电路模块、多个可配置的互连和存储电路模块，所述逻辑门电路模块和互连用于执行一个或多个第二操作，所述存储电路模块用于存储所述一个或多个第二操作的结果；或专用集成电路模块ASIC，其包括用于执行一个或多个第三操作的逻辑门电路模块；所述处理器电路模块用于执行所述第一操作、所述第二操作或所述第三操作中的至少一种操作以实例化：参数确定电路模块，以用于：确定权重内核的宽度；以及确定所述第一张量的深度；以及存储控制电路模块，以用于：从所述第一张量的第一个XY位置开始，复制与所述权重内核的所述宽度重叠的连续XY位置的一个或多个Z值，一直到所述第一张量的所述深度；以及在第二张量的第一个XY位置中连续加载所述一个或多个Z值。

全文数据：

权利要求：

百度查询： 英特尔公司 用于通过重新格式化一个或多个张量来增加神经网络（NN）加速器电路对于NN的浅层的利用率的方法、设备和制品

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD