申请/专利权人：西安微电子技术研究所

申请日：2020-06-16

公开（公告）日：2024-03-08

公开（公告）号：CN111708636B

主分类号：G06F9/50

分类号：G06F9/50;G06F15/163

优先权：

专利状态码：有效-授权

法律状态：2024.03.08#授权;2020.10.27#实质审查的生效;2020.09.25#公开

摘要：本发明属于计算机技术领域，具体公告开了一种基于多处理器的CPCI并行处理系统及方法，处理系统包括主CPU板和多块并行计算板，每块并行计算板包括从CPU芯片和国产的FPGA芯片；从CPU芯片与主CPU板通过CPCI总线进行数据交互；主CPU板和从CPU芯片采用龙芯CPU，从CPU芯片与FPGA芯片通过DDR总线进行数据交互。主CPU板将任务分解到不同的并行计算板进行处理，从CPU芯片进行任务分配及数据处理，FPGA芯片进行函数计算，从而提高计算速度。该并行处理系统的计算性能相对于国产单处理器提高五倍以上，达到进口多核处理器的计算水平，同时还满足了核心元器件自主可控的要求，可应用到具有国产化和自主可控要求的计算系统。

主权项：1.一种基于多处理器的CPCI并行处理系统，其特征在于，包括主CPU板和多块并行计算板，每块并行计算板包括从CPU芯片和FPGA芯片；从CPU芯片与主CPU板通过CPCI总线进行数据交互；主CPU板和从CPU芯片均采用龙芯CPU；主CPU板采用国产龙芯2J处理器；从CPU芯片采用龙芯2F处理器；FPGA芯片采用V6系列芯片；从CPU芯片与FPGA芯片通过DDR总线进行数据交互；从CPU芯片作为DDR总线的主控器；基于多处理器的CPCI并行处理方法，包括以下步骤：（1）主CPU板将运算任务分配给并行计算板分别进行计算；（2）并行计算板的从CPU芯片处理主CPU板分发下来的任务后，同时将计算任务中的数值积分运算交给FPGA芯片处理；（3）FPGA芯片处理数值积分运算后，将结果返回给从CPU芯片，从CPU芯片将结果再返还给主CPU板；主CPU板上运行计算软件的主流程，进行任务管理、数据资源分配和安全管理的应用程序；从CPU芯片负责运行主CPU板分解的并行计算流程，FPGA芯片进行核心密集计算；通过主CPU板、从CPU芯片和FPGA芯片三个层次的计算实现密集计算加速；从CPU芯片作为DDR总线的主控器，控制与DDR的通信以及与FPGA之间的数据交互，FPGA作为内存颗粒进行管理。

全文数据：

权利要求：

百度查询： 西安微电子技术研究所 一种基于多处理器的CPCI并行处理系统及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD