申请/专利权人：上海景格信息科技有限公司

申请日：2017-06-21

公开（公告）日：2024-03-12

公开（公告）号：CN107229589B

主分类号：G06F13/40

分类号：G06F13/40

优先权：

专利状态码：有效-授权

法律状态：2024.03.12#授权;2017.11.03#实质审查的生效;2017.10.03#公开

摘要：本发明涉及总线通讯领域，公开了一种TTL通讯总线子模块扩展电路，包括：TTL总线；三态缓冲器；主模块，包括发送管脚和接收管脚，用于发送请求信号和接收反馈信号；多个子模块，分别包括发送管脚和接收管脚，用于接收请求信号和发送反馈信号信号。主模块的发送管脚和所有子模块的接收管脚与第一TTL总线连接，主模块的接收管脚和所有子模块的发送管脚与第二TTL总线连接；主模块的发送管脚和第一TTL总线之间设置有三态缓冲器，每个子模块的发送管脚与第二TTL总线之间分别设置有三态缓冲器，通过三态缓冲器的信号增强作用和使能输出功能实现对通讯总线上子模块的扩展。

主权项：1.一种TTL通讯总线子模块扩展电路，其特征在于，包括：第一TTL总线和第二TTL总线；主模块，包括发送管脚和接收管脚，用于发送请求信号和接收反馈信号；多个子模块，分别包括发送管脚和接收管脚，用于接收请求信号和发送反馈信号；所述主模块的发送管脚和所述多个子模块的接收管脚与所述第一TTL总线连接，所述主模块的接收管脚和所述多个子模块的发送管脚与所述第二TTL总线连接；所述主模块的发送管脚和所述第一TTL总线之间设置有三态缓冲器；每个子模块的发送管脚与所述第二TTL总线之间分别设置有三态缓冲器；所述主模块发送请求信号，经与该主模块连接的三态缓冲器和所述第一TTL总线到达所述多个子模块，所述三态缓冲器具有信号增强作用；最多有一个子模块发生响应，发送反馈信号，经与该子模块连接的三态缓冲器和所述第二TTL总线到达所述主模块，所述三态缓冲器具有三态输出功能；与所述主模块连接的三态缓冲器的使能端和输入端连接所述主模块的发送管脚，输出端连接所述第一TTL总线，与各子模块连接的三态缓冲器的使能端和输入端连接所述各子模块的发送管脚，输出端连接所述第二TTL总线。

全文数据：TTL通讯总线子模块扩展电路技术领域[0001]本发明涉及总线通讯领域，特别涉及TTL总线通讯子模块扩展技术。背景技术[0002]传统的通讯总线有TTL标准、RS-232标准、485标准等等，但是由于硬件电路及本身传输信号的原因，对于挂载在总线上的子模块数量有非常严格的限制，例如485标准理论最多只能挂载256个模块，但实际由于种种不可避免的电路问题，挂载到100个以上就会出现各种问题，并且需要降低速率。[0003]使用TTL总线连接方式为:主模块的TX与子模块的RX连接在同一条总线上，主模块的RX与子模块的TX连在同一条总线上。存在的问题有：当主模块通过TX发送信号时，各个子模块的RX同时接收信号，但只有指定的子模块会发生响应。但是当子模块较多时，主模块TX的驱动力不够，信号太弱不足以使子模块发生响应。此外，子模块的TX无法实现，因为TX在不工作状态默认为高电平，所以整个总线始终处于高电平状态，子模块TX端的信号无法发送，该总线的电平无法拉低，甚至拉低时将器件烧坏。发明内容[0004]本发明的目的在于提供一种TTL通讯总线子模块扩展电路，解决了在最常用的电路不同模块之间的通讯方式。[0005]未解决上述技术问题，本发明的实施方式公开了一种TTL通讯总线子模块扩展电路，其特征在于，包括:第一TTL总线和第二TTL总线；[0006]主模块，包括发送管脚和接收管脚，用于发送请求信号和接收反馈信号；[0007]多个子模块，分别包括发送管脚和接收管脚，用于接收请求信号和发送反馈信号；[0008]所述主模块的发送管脚和所述多个子模块的接收管脚与所述第一TTL总线连接，所述主模块的接收管脚和所述多个子模块的发送管脚与所述第二TTL总线连接；[0009]所述主模块的发送管脚和所述第一TTL总线之间设置有三态缓冲器；[0010]每个子模块的发送管脚与所述第二TTL总线之间分别设置有三态缓冲器；[0011]所述主模块发送请求信号，经与该主模块连接的三态缓冲器和所述第一TTL总线到达所述多个子模块，所述三态缓冲器具有信号增强作用;最多有一个子模块发生响应，发送反馈信号，经与该子模块连接的三态缓冲器和所述第二TTL总线到达所述主模块，所述三态缓冲器具有三态输出功能。[0012]在本发明的在一个优选例中，第二TTL总线与电源之间设置有电阻，该电阻是5ΚΩ至10ΚΩ。[0013]在本发明的在一个优选例中，与主模块连接的三态缓冲器的使能端和输入端连接该主模块的发送管脚，输出端连接第一TTL总线;与各子模块模块连接的三态缓冲器的使能端和输入端连接各子模块的发送管脚，输出端连接第二TTL总线。[0014]在本发明的在一个优选例中，三态缓冲器的输出是低电平或者高阻态。当输入端和使能端为低电平时，输出端与输入电平相同，呈现低电平；当输入端和使能端为高电平时，输出端呈现高阻态。[0015]本发明实施方式与现有技术相比，至少具有以下区别和效果：[0016]本发明使用TTL串行总线通讯，请求信号和反馈信号分别独立地在两条电路中传输，不会相互干扰，传输速度快。在主模块与第一TTL总线之间设置三态缓冲器，具有增强信号作用，使请求信号能够同时发送至所有子模块。在所有子模块与第二TTL总线之间分别设置三态缓冲器，具有三态输出功能，使发生响应的子模块发送的反馈信号能够完全到达主模块，并且不受其他子模块的干扰。[0017]进一步地，第二TTL总线上连接有电源和电阻，在没有信号传输时，总线始终处于高电平状态。只有当发生反馈的子模块输出低电平时，总线电平被拉低，信号同步至主模块的接收管脚。电路中数据传输速率完全取决于三态门的响应，传输延迟时间短，电路工作速率高，同时三态门是有源器件，可以增加电路的驱动。[0018]可以理解，在本发明范围内中，本发明的上述各技术特征和在下文如实施方式和例子）中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。附图说明[0019]图1是TTL通讯总线子模块扩展系统的结构示意图；[0020]图2是三态缓冲器的电气原理图；[0021]图3是TTL通讯总线2个子模块扩展电路图。具体实施方式[0022]在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。[0023]在本申请的申请文件中，部分概念解释和举例：[0024]TTL指主要由BJTBipolarJunctionTransistor即双极结型晶体管），晶体三极管和电阻构成，具有速度快的特点。[0025]第一TTL总线，指连接主模块发送管脚和多个子模块接收管脚的线路。[0026]第二TTL总线，指连接主模块接收管脚和多个子模块发送管脚的线路。[0027]三态缓冲器，又称为三态门、三态驱动器，其三态输出受到使能输出端的控制，当使能输出有效时，器件实现正常逻辑状态输出（逻辑〇、逻辑1，当使能输入无效时，输出处于高阻状态，即等效于与所连的电路断开。[0028]TX管脚，即发送管脚。[0029]RX管脚，即接收管脚。[0030]以下对本申请的部分创新点进行说明：[0031]为了解决硬件电路通讯中总线上子模块数量受到限制的问题，公开了一种使用TTL总线通讯对子模块扩展的方法。主模块与子模块之间使用TTL串行总线通讯，使得主模块发送的请求信号和子模块发送的反馈信号独立并行传输，不会产生互相干扰.[0032]此外，在各模块的发送端设置有三态缓冲器作为缓冲电路。三态缓冲器是有源器件，具有三态使能功能，可以增加主模块的驱动力，以及实现子模块的输出反馈功能。与主模块连接的三态缓冲器的使能端和输入端连接该主模块的发送管脚，输出端连接第一TTL总线。与子模块连接的三态缓冲器的使能端和输入端连接该子模块的发送管脚，输出端连接第二TTL总线，发生响应的子模块输出高电平或者低电平均可以经三态缓冲器同步输出。其他未响应的子模块发送管脚为高阻态，不会干扰总线电平。因此总线上子模块可以扩展至足够大的数量。[0033]进一步地，在上述连接方式中三态缓冲器虽然使用的是三态缓冲器，但实际的输出是低电平或者高阻态两种状态。当输入端和使能端为低电平时，输出端与输入电平相同，呈现低电平;当输入端和使能端为高电平时，输出端呈现高阻态。[0034]当子模块不工作时，输入端和使能端为高电平，输出端处于高阻态。此时由于第二TTL总线连接通过电阻与电源连接，第二TTL总线呈现高电平，所以主模块的接收管脚为高电平。[0035]当子模块工作时，发生响应的子模块输出低电平时，三态缓冲器的输入端和使能端为低电平，三态缓冲器导通，输出端同步为低电平，此时第二TTL总线被拉为低电平，主模块接收到子模块发送的低电平信号；[0036]发生响应的子模块输出高电平时，三态缓冲器的输入端和使能端为高电平，三态缓冲器输出高阻态，此时由于第二TTL总线连接通过电阻与电源连接，第二TTL总线呈现高电平，所以主模块的接收管脚为高电平。[0037]因此，三态缓冲器的使能输出功能可以将发生响应的子模块的输出电平完全同步至主模块的接收端，以及实现对其他子模块的电路隔离，进一步实现对总线上子模块数量扩展。[0038]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。[0039]本发明的实施方式涉及一种TTL通讯子模块扩展装置。图1是该系统的结构示意图，包括:第一TTL总线和第二TTL总线；电阻；[0040]主模块，包括发送管脚TX和接收管脚RX，用于发送请求信号和接收反馈信号；[0041]多个子模块，分别包括发送管脚TX和接收管脚RX，用于接收请求信号和发送反馈信号信号；[0042]其中，主模块的TX管脚和所有子模块的RX管脚与第一TTL总线连接，主模块的RX管脚和所有子模块的TX管脚与第二TTL总线连接;主模块的TX管脚和第一TTL总线之间设置有三态缓冲器，三态缓冲器的使能端和输入端连接主模块的TX管脚，输入端连接第一TTL总线;各子模块的TX管脚和第二TTL总线之间分别设置有三态缓冲器，三态缓冲器的使能端和输入端连接各子模块的TX管脚，输出端连接第二TTL总线；电阻的一端与第二TTL总线连接，另一端连接电源。[0043]主模块TX管脚发送的请求信号经三态缓冲器和第一TTL总线传送至各子模块的RX管脚，其中该三态缓冲器对信号有增强作用，所有子模块接收该信号时最多只有一个子模块会发生响应。[0044]当所有子模块都没有响应时，各子模块的输出管脚呈现高电平，所以三态缓冲器的输入端和使能端为高电平，输出端处于高阻态。此时由于第二TTL总线连接通过电阻与电源连接，第二TTL总线呈现高电平，所以主模块的接收管脚为高电平。[0045]当其中一个发生响应时，其他不发生响应的子模块TX管脚均为高电平，经三态缓冲器输出为高阻态。该响应的子模块的TX管脚会发出一个反馈信号：[0046]发生响应的子模块输出低电平时，三态缓冲器的输入端和使能端为低电平，三态缓冲器导通，输出端同步为低电平，此时第二TTL总线被拉为低电平，主模块接收到子模块发送的低电平信号；[0047]发生响应的子模块输出高电平时，三态缓冲器的输入端和使能端为高电平，三态缓冲器输出高阻态，此时由于第二TTL总线连接通过电阻与电源连接，第二TTL总线呈现高电平，所以主模块的接收管脚为高电平。[0048]因此，三态缓冲器的使能输出功能可以将发生响应的子模块的输出电平完全同步至主模块的接收端，以及实现对其他子模块的电路隔离，进一步实现对总线上子模块数量扩展。[0049]在本发明的一个实施例中，三态缓冲器的电气原理图如图2所示，真值表如表1所示：[0050]表1功能表[0051][0052]其中，当OE脚为高电平时，输出Y呈现出高阻态；当OE脚为低电平时，输出Y与输入A电平相同。[0053]在本发明的一个实施例中，TTL通讯总线2个子模块扩展电路如图3所示。在图3中，当子模块1和子模块2没有数据发送时，子模块1和子模块2的TX管脚为高电平，经过三态缓冲器之后输出呈现高阻态，但是此时由于RX总线上接了IOK的上拉5V电阻，此时总线呈现高电平状态；[0054]当子模块1有数据发送到主模块：[0055]首先，子模块2没有数据发送时，由于子模块2的TX管脚为高电平，经过三态缓冲器之后，输出呈现高阻状态，因此，子模块2的TX管脚不会对总线数据产生干扰。[0056]其次，子模块1的TX管脚拉高时，虽然经过三态缓冲器之后的输出呈现高阻态，但是由于上拉电阻，总线电平也为高；当子模块1的TX管脚拉低时，三态缓冲器使能，三态缓冲器的输出端与子模块1的TX管脚电平保持一致，也被拉低，此时，总线电平被拉低。总线电平与子模块1的TX管脚电平完全一致，因此子模块1可以将数据准确无误的发送给主模块。[0057]由于增加的三态缓冲在OE输入端为高电平时，输出呈现高阻态，因此子模块没有发生响应时，不会对总线造成任何干扰。因此，可以实现总线上子模块地数量扩展。[0058]需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况:仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。[0059]在本发明提及的所有文献都在本申请中引用作为参考，就如同每一篇文献被单独引用作为参考那样。此外应理解，在阅读了本发明的上述讲授内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所要求保护的范围。

权利要求：1.一种TTL通讯总线子模块扩展电路，其特征在于，包括：第一TTL总线和第二TTL总线；主模块，包括发送管脚和接收管脚，用于发送请求信号和接收反馈信号；多个子模块，分别包括发送管脚和接收管脚，用于接收请求信号和发送反馈信号；所述主模块的发送管脚和所述多个子模块的接收管脚与所述第一TTL总线连接，所述主模块的接收管脚和所述多个子模块的发送管脚与所述第二TTL总线连接；所述主模块的发送管脚和所述第一TTL总线之间设置有三态缓冲器；每个子模块的发送管脚与所述第二TTL总线之间分别设置有三态缓冲器；所述主模块发送请求信号，经与该主模块连接的三态缓冲器和所述第一TTL总线到达所述多个子模块，所述三态缓冲器具有信号增强作用;最多有一个子模块发生响应，发送反馈信号，经与该子模块连接的三态缓冲器和所述第二TTL总线到达所述主模块，所述三态缓冲器具有三态输出功能。2.根据权利要求1所述的TTL通讯总线子模块扩展电路，其特征在于，所述第二TTL总线与电源之间设置有电阻。3.根据权利要2所述的TTL通讯总线子模块扩展电路，其特征在于，所述电阻是5ΚΩ至IOKΩ04.根据权利要1所述的TTL通讯总线子模块扩展电路，其特征在于，与所述主模块连接的三态缓冲器的使能端和输入端连接所述主模块的发送管脚，输出端连接所述第一TTL总线。5.根据权利要1所述的TTL通讯总线子模块扩展电路，其特征在于，与各子模块模块连接的三态缓冲器的使能端和输入端连接所述各子模块的发送管脚，输出端连接所述第二TTL总线。6.根据权利要1所述的TTL通讯总线子模块扩展电路，其特征在于，所述三态缓冲器的输出是低电平或者高阻态。

百度查询： 上海景格信息科技有限公司 TTL通讯总线子模块扩展电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD