申请/专利权人：西南科技大学

申请日：2023-12-20

公开（公告）日：2024-03-15

公开（公告）号：CN117707007A

主分类号：G05B19/042

分类号：G05B19/042

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.02#实质审查的生效;2024.03.15#公开

摘要：本发明属于信号采集与网络传输领域，尤其涉及一种基于FPGA和TCP的数据采集与高速网络传输系统。针对实验或测试场景中的传感器信号高速实时采集应用，设计实现基于FPGA实现高速数据采集控制和在FPGA内部设计实现用于采集数据上传的简洁可靠的TCPIP精简协议栈，能够在实验或测试场景中对传感器信号进行高速采集并高速可靠的上传数据。

主权项：1.一种基于FPGA和TCP的高速采集与网络传输系统，其特征在于，其由信号前端处理模块、信号采集模块、FPGA逻辑控制模块、网络接口模块、PC控制及显示模块组成；信号前端处理模块包括信号放大或衰减电路、滤波电路、模拟开关，负责完成对传感器输出模拟信号进行幅值调整、降噪、阻抗匹配处理和选通控制，处理后的信号满足信号采集模块的幅度要求并保证让后端负载获得足够电压；信号采集模块包括高采样率模拟数字转换器、高精度基准电源，负责将模拟信号采样为数字信号；FPGA逻辑控制模块包括采集控制单元、TCPIP精简协议栈单元，负责将采集模块的采集结果高速可靠的上传至PC控制与显示模块；采集控制单元在初始化内部寄存器后，并检测到采集触发信号后，输出采集触发信号控制信号采集模块开始将模拟信号转换为数字信号并将转换结果缓存在信号采集模块的内部寄存器，然后等待信号采集模块采集结束信号，采集控制单元收到信号采集模块的采集结束信号后开始读取采集结果，把读取的采集结果根据对应的换算公式转换为对应的电压值数据，最后把转换完成的电压值数据缓存入FIFO中等待读取；TCPIP精简协议栈单元包括接收子系统：MAC协议接收模块、IP协议接收模块、ICMP协议接收模块、TCP协议接收模块；发送子系统：CMP协议应答模块、TCP协议发送模块、ARP协议应答模块、IP协议发送模块、MAC协议发送模块、网络传输控制模块；网络接口模块负责完成FPGA逻辑控制模块和PC控制及显示模块之间网络数字信号转和网络模拟信号的转换；PC控制及显示模块负责与FPGA逻辑控制模块的网络通信、接收FPGA逻辑控制模块发送的数据进行实时图像化显示和采集数据存储。

全文数据：

权利要求：

百度查询： 西南科技大学 一种基于FPGA和TCP的高速采集与网络传输系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD