申请/专利权人：湖北工业大学

申请日：2023-12-25

公开（公告）日：2024-03-19

公开（公告）号：CN117454448B

主分类号：G06F21/73

分类号：G06F21/73;G06F21/72;H03K3/3562;H04L9/32

优先权：

专利状态码：有效-授权

法律状态：2024.03.19#授权;2024.02.13#实质审查的生效;2024.01.26#公开

摘要：本发明涉及一种静态隐匿的DFF‑PUF复合电路，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，本发明涉及的一种静态隐匿的DFF‑PUF复合电路，相较于采用传统PUF伪装和混淆技术在一定程度上隐瞒PUF电路的物理图像细节，DFF‑PUF复合电路可以完全消除伪装电路的物理层特征，使其在电路和版图上完全兼容数字逻辑电路，实现密钥单元的静态隐匿，从而确保了密钥信息的安全，相较于SRAM‑PUF基于非门之间阈值电压失配生成密钥，本发明使用对工艺误差更为敏感的亚阈值电流作为失配传输源，进而可以获得标准差更大的失配分布，同时还避免了其密钥不能随用随取的缺点，高度复用了DFF中本身的电路结构，以较低成本实现了PUF的功能，未引入过大的硬件开销。

主权项：1.一种静态隐匿的DFF-PUF复合电路，其特征在于，包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q，所述第一锁存器Latch1包括第一传送门TG1、第一反相器FXQ1和第一非门INV1，所述输入端口D与第一传送门TG1的输入端电性连接，所述第一传送门TG1的输出端分别与第一反相器FXQ1的输出端和第一非门INV1的输入端电性连接，所述第二锁存器Latch2包括第二传送门TG2、第二反相器FXQ2和第二非门INV2，所述第一反相器FXQ1的输入端和第一非门INV1的输出端均与第二传送门TG2的输入端电性连接，所述第二传送门TG2的输出端分别与第二反相器FXQ2的输出端和第二非门INV2的输入端电性连接，所述第二反相器FXQ2的输入端和第二非门INV2的输出端及使能开关SW的漏极均与输出端口Q电性连接；所述输入端口D用于输入信号，所述第一锁存器Latch1用于对输入的信号进行传输或存储，所述第二锁存器Latch2用于对第一锁存器Latch1输出的信号进行传输或存储，所述第一传送门TG1用于对输入的信号进行传输，所述第二传送门TG2用于对第一锁存器Latch1输出的信号进行传输，所述第一反相器FXQ1和第二反相器FXQ2均用于对输入的信号进行输出翻转或存储，所述第一非门INV1和第二非门INV2均用于对输入的信号进行翻转，所述使能开关SW用于控制第二传送门TG2、第二反相器FXQ2的通断以及第二非门INV2是否短接；第一控制时钟信号CLK分别连接在第一传送门TG1的第一输入控制信号端、第一反相器FXQ1的第一输入控制信号端、第二反相器FXQ2的第一输入控制信号端和第二反相器FXQ2的第二输入控制信号端，第二控制时钟信号CLKB分别连接在第一传送门TG1的第二输入控制信号端、第一反相器FXQ1的第二输入控制信号端、第二传送门TG2的第一输入控制信号端和第二传送门TG2的第二输入控制信号端，第一控制时钟信号CLK和第二控制时钟信号CLKB为反向信号，使能开关SW产生的使能开关信号EN分别连接在第二传送门TG2的第一输入控制信号端、第二传送门TG2的第二输入控制信号端、第二反相器FXQ2的第一输入控制信号端和第二反相器FXQ2的第二输入控制信号端；具体包括以下两种运行状态：DFF状态：当使能开关信号EN为低电平0时，此时复合电路工作处于触发器状态，当第一控制时钟信号CLK为低电平0时，第一传送门TG1导通，此时输入信号通过输入端口D和第一传送门TG1传输进第一反相器FXQ1中，并通过第一非门INV1进行翻转，当第二控制时钟信号CLKB为高电平1时，第二传送门TG2截止，使得第一非门INV1的输出信号存储在第一反相器FXQ1中而不会进入第二传送门TG2中，当第一控制时钟信号CLK为高电平1时，第一传送门TG1截止，此时输入信号不再进入第一传送门TG1中，使得第一非门INV1的输出信号保持之前状态不变，当第二控制时钟信号CLKB为低电平0时，第二传送门TG2导通，将之前锁存在第一非门INV1的输出信号传输进第二传送门TG2中，然后进入第二非门INV2并通过输出端向外输出，实现输出信号等于输入信号；PUF密钥生成状态：当使能开关信号EN为高电平1时，此时复合电路处于密钥生成的准备状态，第一传送门TG1、第一反相器FXQ1和第一非门INV1仍然根据第一控制时钟信号CLK对输入信号进行传输或存储，而第二非门INV2的输入端和输出端短接，且第二反相器FXQ2截止，此时令第二非门INV2的输入电压为VM，第二非门INV2的输出电压为VOUT，则第二反相器FXQ2的输出端与第二非门INV2的输入端连接处的电压与第二非门INV2输出的电压均维持在VM，当使能开关信号EN和第一控制时钟信号CLK均为低电平0时，由于第二非门INV2的输出翻转阈值Vdecision等于VM，第二传送门TG2、第二反相器FXQ2和第二非门INV2将整体维持在亚稳态，根据第二反相器FXQ2驱动强度不匹配引起电流失衡，使得电压VM与Vdecision产生偏离电压ΔV，偏离电压ΔV进一步被第二非门INV2构成的灵敏放大器放大并锁存，实现数字密钥0或1的转换。

全文数据：

权利要求：

百度查询： 湖北工业大学 一种静态隐匿的DFF-PUF复合电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD