申请/专利权人：宗仁科技(平潭)股份有限公司

申请日：2018-06-26

公开（公告）日：2024-03-22

公开（公告）号：CN108615429B

主分类号：G09B9/00

分类号：G09B9/00

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2023.09.19#著录事项变更;2018.10.30#实质审查的生效;2018.10.02#公开

摘要：本发明提供了一种应用于枪声和爆炸声模拟器的集成电路，通过控制模块输出第一选择信号、第一使能控制信号、第一触发信号以及上电复位信号对分频模块、音频模块、速度模块、节拍模块、地址进位模块进行直接或者间接控制，使存储模块中存储的预设声音码转换成预设声音信号，并通过输出模块输出预设枪声和或预设爆炸声，提高了枪声和爆炸声模拟器的声音音质，解决了现有枪声爆炸声模拟电路枪声声级低、音质失真等不足，无法满足实际应用需求的问题。

主权项：1.一种用于枪声和爆炸声模拟器的集成电路，其特征在于，所述集成电路包括：用于输出第一选择信号、第一使能控制信号、第一触发信号以及上电复位信号的控制模块；与所述控制模块连接，用于根据所述第一使能控制信号和所述上电复位信号输出第一分频信号、第二分频信号、第三分频信号以及第一复位信号的分频模块；与所述控制模块连接，用于存储预设声音码，并根据所述第一使能控制信号和所述第一选择信号输出第一预设速度码、第一预设音频码以及第一预设节拍码的存储模块；与所述分频模块以及所述存储模块连接，用于根据所述第一复位信号、所述第三分频信号以及所述第一预设音频码输出第一音频信号的音频模块；与所述分频模块以及所述存储模块连接，用于根据所述第一预设速度码和所述第三分频信号输出第一速度信号的速度模块；与所述速度模块、所述存储模块以及所述分频模块连接，并根据所述第一分频信号、所述第一预设节拍码、所述第一复位信号以及所述第一速度信号输出第一节拍信号和第一节拍时钟信号的节拍模块；与所述控制模块、所述分频模块、所述存储模块以及所述节拍模块连接，用于根据所述第一预设节拍码、所述第一分频信号、所述第一使能控制信号、所述上电复位信号以及所述第一节拍时钟信号输出第一地址进位信号、第一反馈信号以及第二反馈信号的地址进位模块；所述存储模块还用于接收所述地址进位信号，并根据所述地址进位信号对所述预设声音码进行选择；所述控制模块还用于根据所述第一反馈信号和所述第二反馈信号对所述第一使能控制信号和所述第一触发信号进行控制；与所述控制模块、所述分频模块、所述音频模块以及所述节拍模块连接，并根据所述第一使能控制信号、所述第二分频信号、所述上电复位信号、所述第一节拍信号以及所述第一音频信号输出预设枪声和或预设爆炸声的输出模块；所述控制模块还用于向所述存储模块发送第一选择信号，所述第一选择信号用于选择所述存储模块中预存的乐曲声音码；所述乐曲声音码经过所述音频模块、所述速度模块、所述节拍模块以及所述地址进位模块进行处理后通过所述输出模块输出对应的预设声音信号；所述第一分频信号输出给所述节拍模块和所述地址进位模块，所述第一分频信号作用于所述地址进位模块并参与所述地址进位模块的复位，所述第二分频信号输出给所述控制模块和所述输出模块，所述控制模块接收所述第二分频信号用作防抖的时钟信号，所述第三分频信号输出给所述速度模块和所述音频模块，所述分频模块接收的上电复位信号和第一使能控制信号对所述分频模块进行复位；所述存储模块包括：译码器单元和声音码存储单元，所述存储模块通过接收所述地址进位模块输出的所述第一地址进位信号进行32个音符间的切换；所述声音码存储单元每行有32个位置用来写入声音码，所述译码器单元通过接收的第一选择信号确定有效输出的声音码；所述预设声音码包括所述第一预设速度码、所述第一预设音频码以及所述第一预设节拍码。

全文数据：一种用于枪声和爆炸声模拟器的集成电路及装置技术领域[0001]本发明属于集成电路领域，尤其涉及一种用于枪声和爆炸声模拟器的集成电路及装置。背景技术[0002]目前，声效集成电路是一种能够产生某一种或某几种模拟声音效果的大规模专用集成电路，比如，应用于玩具枪中的声效集成电路可以使玩具枪产生枪声或者爆炸声，为了能够在军事训练中给官兵有枪声和爆炸声的感觉，通常会采用音频放大电路外加扬声器来模拟枪声和爆炸声。[0003]然而，现有的枪声和爆炸声模拟器存在便携性差、枪声声级低、音质失真等不足，无法满足实际应用需求的问题。发明内容[0004]本发明的目的在于提供一种应用于枪声和爆炸声模拟器的集成电路及装置，旨在解决现有枪声爆炸声模拟电路枪声声级低、音质失真等不足，无法满足实际应用需求的问题。[0005]本发明实施例的第一方面提供了一种应用于枪声和爆炸声模拟器的集成电路，所述集成电路包括：[0006]用于输出第一选择信号、第一使能控制信号、第一触发信号以及上电复位信号的控制模块；[0007]与所述控制模块连接，用于根据所述第一使能控制信号和所述上电复位信号输出第一分频信号、第二分频信号、第三分频信号以及第一复位信号的分频模块；[0008]与所述控制模块连接，用于存储预设声音码，并根据所述第一使能控制信号和所述第一选择信号输出第一预设速度码、第一预设音频码以及第一预设节拍码的存储模块；[0009]与所述分频模块以及所述存储模块相连接，用于根据所述第一复位信号、所述第三分频信号以及所述第一预设音频码输出第一音频信号的音频模块；[0010]与所述分频模块以及所述存储模块连接，用于根据所述第一预设速度码和所述第三分频信号输出第一速度信号的速度模块；[0011]与所述速度模块、所述存储模块以及所述分频模块连接，并根据所述第一分频信号、所述第一预设节拍码、所述第一复位信号以及所述第一速度信号输出第一节拍信号和第一节拍时钟信号的节拍模块；[0012]与所述控制模块、所述分频模块、所述存储模块以及所述节拍模块连接，用于根据所述第一预设节拍码、所述第一分频信号、所述第一使能控制信号、所述上电复位信号以及所述第一节拍时钟信号输出第一地址进位信号、第一反馈信号以及第二反馈信号的地址进位模块；[0013]所述存储模块还用于接收所述地址进位信号，并根据所述地址进位信号对所述预设声音码进行选择；[0014]所述控制模块还用于根据所述第一反馈信号和所述第二反馈信号对所述第一使能控制信号和所述第一触发信号进行控制；[0015]与所述控制模块、所述分频模块、所述音频模块以及所述节拍模块连接，并根据所述第一使能控制信号、所述第二分频信号、所述上电复位信号、所述第一节拍信号以及所述第一音频信号输出预设枪声和或预设爆炸声的输出模块。[0016]可选的，所述集成电路还包括用于对所述分频模块和所述音频模块提供振荡频率的振汤t旲块；[0017]所述振荡模块的第一输入端与所述控制模块的使能控制信号输出端连接，所述振荡模块的振荡信号输出端与所述分频模块以及所述音频模块的第一振荡信号输入端连接。[0018]可选的，所述控制模块包括:第一反馈信号输入端、第二反馈信号输入端、第二分频信号输入端、第一选择信号输出端、第一使能控制信号输出端、第一触发信号输出端以及上电复位信号输出端；[0019]所述第一反馈信号输入端和所述第二反馈信号输入端分别与所述地址进位模块的第一反馈信号输出端和第二反馈信号输出端连接；[0020]所述第二分频信号输入端用于接收所述分频模块输出的第二分频信号；[0021]所述第一选择信号输出端用于向所述存储模块输出第一选择信号；[0022]所述第一使能控制信号输出端分别与所述分频模块的第一使能信号输入端、所述存储模块的第一使能信号输入端、所述地址进位模块的第一使能信号输入端以及所述输出模块的第一使能信号输入端连接；[0023]所述第一触发信号输出端与所述地址进位模块的第一触发信号输入端连接，用于向所述地址进位模块输出第一触发信号；[0024]所述上电复位信号输出端分别与所述分频模块的上电复位信号输入端、所述地址进位模块的上电复位信号输入端以及所述输出模块的上电复位信号输入端连接。[0025]可选的，所述控制模块包括:按键单元、中央控制单元以及复位单元；[0026]所述按键单元用于输出按键触发信号，所述按键单元的按键触发端与所述中央控制单元的按键信号输入端连接；[0027]所述复位单元用于输出所述上电复位信号，所述复位单元的输出端与所述中央控制单元的上电复位信号输入端连接，所述复位单元的输出端作为所述控制模块的上电复位信号输出端；[0028]所述中央控制单元的第一反馈输入端作为所述控制模块的第一反馈输入端，所述中央控制单元的第二反馈输入端作为所述控制模块的第二反馈输入端，所述中央控制单元的第二分频信号输入端作为所述控制模块的第二分频信号输入端，所述中央控制单元的第一选择信号输出端作为所述控制模块的第一选择信号输出端，所述中央控制单元的第一使能控制信号输出端作为所述控制模块的第一使能控制信号输出端，所述中央控制单元的第一触发信号输出端作为所述控制模块的第一触发信号输出端。[0029]可选的，所述分频模块包括第一使能控制信号输入端、第一振荡信号输入端、上电复位信号输入端、第一分频信号输出端、第二分频信号输出端以及第一复位信号输出端；[0030]所述第一分频信号输出端分别与所述节拍模块的第一分频信号输入端以及所述地址进位模块的第一分频信号输入端连接；[0031]所述第二分频信号输出端分别与所述控制模块的第二分频信号输入端以及所述输出模块的第二分频信号输入端连接；[0032]所述第三分频信号输出端与所述速度模块的第三分频信号输入端连接；[0033]所述分频模块的第一复位信号输出端分别与所述音频模块的第一复位信号输入端以及所述节拍模块的第一复位信号输入端连接。[0034]可选的，所述存储模块包括第一地址进位信号输入端、第一选择信号输入端、第一使能控制信号输入端、第一预设速度码输出端、第一预设音频码输出端以及第一预设节拍码输出端；[0035]所述第一地址进位信号输入端与所述地址进位模块的第一地址进位信号输出端连接；[0036]所述第一选择信号输入端与所述控制模块的第一选择信号输出端连接，用于接收所述第一选择信号；[0037]所述第一使能控制信号输入端与所述控制模块的第一使能控制信号输出端连接，用于接收所述控制模块的第一使能控制信号；[0038]所述第一预设速度码输出端与所述速度模块的第一预设速度码输入端连接，用于向所述速度模块发送所述第一预设速度码；[0039]所述第一预设音频码输出端与所述音频模块的第一预设音频码输入端连接，用于向所述音频模块发送所述第一预设音频码；[0040]所述第一预设节拍码输出端分别与所述节拍模块的第一预设节拍码输入端以及所述地址进位模块的第一预设节拍码输入端连接，用于向所述节拍模块以及所述地址进位模块发送所述第一预设节拍码。[0041]可选的，所述地址进位模块包括第一使能控制信号输入端、第一分频信号输入端、第一触发信号输入端、第一预设节拍码输入端、上电复位信号输入端、第一节拍时钟信号输入端、第一地址进位信号输出端、第一反馈信号输出端以及第二反馈信号输出端；[0042]所述第一使能控制信号输入端用于接收所述控制模块的输出的第一使能控制信号；[0043]所述第一分频信号输入端用于接收所述分频模块输出的第一分频信号；[0044]所述第一触发信号输入端用于接收所述控制模块输出的第一触发信号；[0045]所述第一预设节拍码输入端用于接收所述存储模块输出的第一预设节拍码；[0046]所述上电复位信号输入端用于接收所述控制模块输出的上电复位信号；[0047]所述第一节拍时钟信号输入端与所述节拍模块的第一节拍时钟信号输出端连接，用于接收所述节拍模块的第一节拍时钟信号；[0048]所述第一地址进位信号输出端用于输出第一地址进位信号；[0049]所述第一反馈信号输出端与所述第二反馈信号输出端分别与所述控制模块的第一反馈信号输入端和所述控制模块的第二反馈信号输入端连接，用于向所述控制模块输出第一反馈信号和第二反馈信号。[0050]可选的，所述第二分频信号的周期大于所述第一音频信号的周期。[0051]可选的，所述复位单元包括:第一开关管、第一电容、第一反向器、第二反向器以及第三反相器；[0052]所述第一开关管的电流输入端接供电电源，所述第一开关管的控制端接地，所述第一开关管的电流输出端与所述第一电容的第一端共接与所述第一反相器的输入端，所述第一反相器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述第三反向器的输入端连接，所述第三反相器的输出端作为所述复位单元的输出端。[0053]本发明实施例的第二方面还提供了一种应用于枪声和爆炸声模拟器的装置，所述装置包括发声装置，所述装置还包括上述任一项所述的集成电路，所述集成电路的输出端与所述发声装置连接。[0054]本发明实施例中提出了一种应用于枪声和爆炸声模拟器的集成电路，通过控制模块输出第一选择信号、第一使能控制信号、第一触发信号以及上电复位信号对分频模块、音频模块、速度模块、节拍模块、地址进位模块进行直接或者间接控制，使存储模块中存储的预设声音码转换成预设声音信号，并通过输出模块输出预设枪声和或预设爆炸声，提高了枪声和爆炸声模拟器的声音音质，解决了现有枪声爆炸声模拟电路枪声声级低、音质失真等不足，无法满足实际应用需求的问题。附图说明[0055]图1是本发明实施例一中的用于枪声和爆炸声模拟器的集成电路的结构示意图；[0056]图2是本发明实施例二中的用于枪声和爆炸声模拟器的集成电路的结构示意图；[0057]图3是本发明实施例中的用于枪声和爆炸声模拟器的集成电路的控制模块的结构示意图；[0058]图4是本发明实施例中的用于枪声和爆炸声模拟器的集成电路的中央控制单元的电路结构不意图；[0059]图5是本发明实施例中的用于枪声和爆炸声模拟器的集成电路的复位单元的电路结构示意图；[0060]图6为本发明实施例中的用于枪声和爆炸声模拟器的集成电路的分频模块的电路结构示意图；[0061]图7为本发明实施例中的触发器ZSR的电路结构示意图。具体实施方式[0062]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。[0063]音乐的基本要素包括:音频、节拍和速度，其中，音频有十二平均律，即将八度分成十二个等均部分（半音）的音律，各个音高的国际音标中，每升高半音，频率增加啦=丨.05946倍。常用的节拍有8种：14，12，34，1，32，2，3，4拍，音乐中的速度就是每分钟多少拍beatmin，制定速度依乐曲曲性质可约在70〜240之间。[0064]图1是本发明实施例一提供的应用于枪声和爆炸声模拟器的集成电路的结构示意图，如图1所示，本实施例中的集成电路包括：用于输出第一选择信号、第一使能控制信号、第一触发信号以及上电复位信号的控制模块1〇〇;与控制模块100连接，用于接收第一使能控制信号和上电复位信号，并根据第一使能控制信号和上电复位信号输出第一分频信号、第二分频信号、第三分频信号以及第一复位信号的分频模块200;与控制模块100连接，用于存储预设声音码，并根据第一选择信号以及第一使能控制信号输出第一预设速度码、第一预设音频码以及第一预设节拍码的存储模块600;与分频模块200以及存储模块600连接，用于根据第一复位信号、第三分频信号以及第一预设音频码输出第一音频信号的音频模块300;与分频模块200以及存储模块600连接，并根据第一预设速度码和第三分频信号输出第一速度信号的速度模块400;与速度模块400、存储模块600以及分频模块200连接，并根据第一分频信号、第一预设节拍码、第一复位信号以及第一速度信号输出第一节拍信号和第一节拍时钟信号的节拍模块500;与控制模块100、分频模块200、存储模块600以及节拍模块500连接，用于根据第一预设节拍码、第一分频信号、第一使能控制信号、所述上电复位信号以及所述第一节拍时钟信号输出第一地址进位信号、第一反馈信号以及第二反馈信号的地址进位模块700;与控制模块100、分频模块200、音频模块300以及节拍模块500连接，并根据第一使能控制信号、第二分频信号、上电复位信号、第一节拍信号以及第一音频信号输出预设声音信号的输出模块900。[0065]在本实施例中，存储模块600还用于接收地址进位信号，并根据地址进位信号对预设声音码进行选择，控制模块100还用于根据所述第一反馈信号和所述第二反馈信号对第一使能控制信号和第一触发信号进行控制，控制模块100向存储模块600发送第一选择信号，该第一选择信号用于选择存储模块600中预存的乐曲声音码，该乐曲声音码经过音频模块300、速度模块400、节拍模块500以及地址进位模块700进行处理后通过输出模块900输出对应的预设声音信号。图2是本发明实施例提供二的应用于枪声和爆炸声模拟器的集成电路的结构示意图，如图2所示，本实施例中的应用于枪声和爆炸声模拟器的集成电路还包括为分频模块200与音频模块300提供振荡频率的振荡模块800。具体的，振荡模块800的第一输入端与控制模块100的使能控制信号输出端连接，振荡模块800的振荡信号输出端与分频模块200以及音频模块300的第一振荡信号输入端连接。[0066]在本实施例中，当控制模块100输出的第一使能控制信号为低电平时，振荡模块800无法产生振荡输出方波，当控制模块100输出的第一使能控制信号为高电平时，荡模块800才能正常振荡输出方波。[0067]作为本发明一实施例，控制模块100包括:第一反馈信号输入端ENDB1、第二反馈信号输入端T11、第二分频信号输入端H21、第一选择信号输出端D、第一使能控制信号输出端EN1、第一触发信号输出端LTl以及上电复位信号输出端P0R1。具体的，控制模块100的第一反馈信号输入端ENDB1、控制模块100的第二反馈信号输入端Tll分别与地址进位模块700的第一反馈信号输出端ENDB7以及地址进位模块700的第二反馈信号输出端T17连接。控制模块100的第二分频信号输入端H21用于接收分频模块200输出的第二分频信号。控制模块100的第一选择信号输出端D用于向存储模块600输出第一选择信号，具体的，控制模块100的第一选择信号输出端D的通道数目根据选择的乐曲数目决定，例如，在本实施例中需要对2首乐曲进行选择，则通过2^2,得到n=l，所以控制模块100中需要通过1个二分频器件ZTR产生信号Dl，控制模块100的第一选择信号输出端D则为一个通道传输信号D1，该信号Dl可以组成2段的信号。[0068]在本实施例中，控制模块100的第一使能控制信号输出端ENl分别与分频模块200的第一使能信号输入端EN2、存储模块600的第一使能信号输入端EN6、地址进位模块700的第一使能信号输入端EN7以及输出模块900的第一使能信号输入端EN9连接。控制模块100的第一触发信号输出端LTl与地址进位模块700的第一触发信号输入端LT7连接，用于向地址进位模块700输出第一触发信号。控制模块100的上电复位信号输出端PORl分别与分频模块200的上电复位信号输入端P0R2、地址进位模块700的上电复位信号输入端P0R7以及输出模块900的上电复位信号输入端P0R9连接。[0069]作为本发明一实施例，图3是本发明实施例提供的用于枪声和爆炸声模拟器的集成电路的控制模块100的电路结构示意图，如图3所示，本实施例中的控制模块100包括:按键单元103、中央控制单元102以及复位单元101;具体的，按键单元103用于输出按键触发信号，按键单元103的按键触发端TG103与中央控制单元102的按键信号输入端TG102连接;复位单元101用于输出上电复位信号，复位单元101的输出端P0R101与中央控制单元102的上电复位信号输入端P0R102连接，复位单元101的输出端作为控制模块100的上电复位信号输出端，具体的，复位单元101的输出端P0R101与控制模块100的上电复位信号输出端PORl连接。[0070]在本实施例中，中央控制单元102的第一反馈输入端作为控制模块100的第一反馈输入端，中央控制单元102的第二反馈输入端作为控制模块100的第二反馈输入端，中央控制单元102的第二分频信号输入端作为控制模块100的第二分频信号输入端，中央控制单元102的第一选择信号输出端作为控制模块100的第一选择信号输出端，中央控制单元102的第一使能控制信号输出端作为控制模块100的第一使能控制信号输出端，中央控制单元102的第一触发信号输出端作为控制模块100的第一触发信号输出端。具体的，中央控制单元102的第一反馈输入端ENDB102与控制模块100的第一反馈输入端ENDBl连接，中央控制单元102的第二反馈输入端T102与控制模块100的第二反馈输入端Tll连接，中央控制单元102的第二分频信号输入端H2102与控制模块100的第二分频信号输入端H21连接，中央控制单元102的第一选择信号输出端D102与控制模块100的第一选择信号输出端D连接，中央控制单元102的第一使能控制信号输出端EN102与控制模块100的第一使能控制信号输出端ENl连接，中央控制单元102的第一触发信号输出端LT102与控制模块100的第一触发信号输出端LTl连接。[0071]在本实施例中，按键单元103用于向中央控制单元102输出按键触发信号，其中，分频模块200输出的第二分频信号通过中央控制单元102的第二分频信号输入端H2102输入，作为中央控制单元102的时钟信号，设按键单元103输出的按键触发信号由低电平跳变高电平时间为t初始高电平2，中央控制单元102的时钟信号的下个上升沿时间为t初始高电平1，此时，按键单元103按下的时长要大于T，T=t初始高电平2-t初始高电平1，通过按键单元103按下的时长要大于T以防止按键误触发，从而输出有效高电平信号。[0072]作为本发明一实施例，按键单元103输出按键触发信号，用于枪声和爆炸声模拟器的集成电路中的预设爆炸声的节拍为4拍，预设枪声的节拍为四分之一拍，其中，预设爆炸声和预设枪声的音符数为32个，速度模块400输出的第一速度信号的信号频率为2KHz。[0073]作为本发明一实施例，图4是本发明实施例提供的用于枪声和爆炸声模拟器的集成电路的中央控制单元102的结构示意图，如图4所示，本实施例中的中央控制单元102的第一选择信号输出端D102具有三通道，分别输出Dl信号、D2信号以及D3信号，其中，中央控制单元102包括:第四反相器INV4、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8、第九反相器INV9、第十反相器INV10、第^^一反相器INVl1、第十二反相器INV12、第十三反相器INV13、第一触发器Z1、第二触发器Z2、第三触发器Z3、第四触发器Z4、第一或非门NORl、第二或非门NOR2以及第三或非门NOR3。[0074]具体的，第四反相器INV4的输入端与中央控制单元102的按键信号输入端TG102连接，第四反相器INV4的输出端与第二或非门N0R2的第二输入端共接于第一触发器Zl的电源端，第五反相器INV5的输入端与中央控制单元102的第二分频信号输入端H2102连接，第五反相器INV5的输出端与第六反相器INV6的输入端共接于第一触发器Zl的第二输入端CKB，第六反相器INV6的输出端与第一触发器Zl的第一输入端CK连接，第一触发器Zl的第二输出端QB与第二触发器Z2的第二输入端CKB连接，第一触发器Zl的第一输出端Q与第二触发器Z2的第一输入端CK共接于第十反相器INVlO的输入端，第二触发器Z2的第二输出端QB、第三触发器Z3的第一输入端CK与第七反相器INV7的输入端共接，第七反相器INV7的输出端与中央控制单元102的第一选择信号输出端D102的第一通道Dl连接，第二触发器Z2的第一输出端Q与第三触发器Z3的第二输出端CKB连接，第三触发器Z3的第二输出端QB、第四触发器Z4的第二输入端CKB与第八反相器INV8的输入端共接，第八反相器INV8的输出端与中央控制单元102的第一选择信号输出端D102的第二通道D2连接，第三触发器Z3的第一输出端Q与第四触发器Z4的第一输入端CK连接，第四触发器Z4的第一输出端空置，第四触发器Z4的第二输出端与第九反相器INV9的输入端连接，第九反相器INV9的输出端与中央控制单元102的第一选择信号输出端D102的第三通道D3连接，第一触发器Zl的上电复位信号输出端R、第二触发器Z2的上电复位信号输出端R、第三触发器Z3的上电复位信号输出端R以及第四触发器Z4的上电复位信号输出端R与中央控制单元102的上电复位信号输入端P0R102共接，第十反相器INVlO的输出端与第^^一反相器INVll的输入端共接于第一或非门NORl的第一输入端，第十一反相器INVll的输出端与第一或非门NORl的第二输入端连接，第一或非门NORl的输出端、第二或非门N0R2的第一输入端与中央控制单元102的第一触发信号输出端LT102共接，第二或非门N0R2的输出端与第三或非门N0R3的第一输入端连接，第二或非门N0R2的第三输入端、第三或非门N0R3的输出端与第十二反相器INV12的输入端共接，第三或非门N0R3的第二输入端与中央控制单元102的第二反馈输入端T102连接，第三或非门N0R3的第三输入端与中央控制单元102的上电复位信号输入端P0R102连接，第三或非门N0R3的第四输入端与中央控制单元102的第一反馈输入端ENDB102连接，第十二反相器INV12的输出端与第十三反相器INV13的输入端连接，第十三反相器INV13的输出端与中央控制单元102的第一使能控制信号输出端EN102连接。[0075]在本实施例中，第一触发器Zl、第二触发器Z2、第三触发器Z3以及第四触发器Z4均为Z触发器。[0076]在本实施例中，按键单元103输出的按键触发信号为高电平信号时，当中央控制单元102的按键信号输入端TG102接收到按键触发信号时，该按键触发信号使中央控制单元102的第一使能控制信号输出端EN102输出的第一使能控制信号为高电平信号，此时，中央控制单元102的第二反馈输入端T102接收的第二反馈信号以及中央控制单元102的第一反馈输入端ENDB102接收的第一反馈信号为停止信号，此时，第一使能控制信号为低电平时，振荡模块停止振荡，中央控制单元102的上电复位信号输入端P0R102接收的上电复位信号刚上电，使得电路不工作。[0077]作为本发明一实施例，图5是本发明实施例提供的应用于枪声和爆炸声模拟器的集成电路的复位单元101的电路结构示意图，如图5所示，复位单元101包括:第一开关管Ml、第一电容CU第一反向器INV1、第二反向器INV2以及第三反相器INV3;具体的，第一开关管Ml的电流输入端接供电电源第一开关管Ml的控制端接地，第一开关管Ml的电流输出端与第一电容Cl的第一端共接与第一反相器INVl的输入端，第一反相器INVl的输出端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与第三反向器INV3的输入端连接，第三反相器INV3的输出端作为复位单元101的输出端，即第三反相器INV3的输出端与复位单元101的输出端P0R101连接。[0078]在本实施例中，复位单元101利用电容充放电原理，使复位单元101的输出端PORl01输出上电复位信号POR，复位单元101的输出端PORl01与控制模块100的上电复位信号输出端连接。[0079]优选的，开关管Ml为P型MOS晶体管，其中，P型MOS晶体管的尺寸越大，并且第一电容Cl也越大时，复位单元101的输出端PORl01输出的上电复位信号的延时也越长。[0080]作为本发明一实施例，分频模块200包括第一使能控制信号输入端、第一振荡信号输入端、上电复位信号输入端、第一分频信号输出端、第二分频信号输出端以及第一复位信号输出端;分频模块200的第一分频信号输出端分别与节拍模块500的第一分频信号输入端以及地址进位模块700的第一分频信号输入端连接;分频模块200的第二分频信号输出端分别与控制模块I00的第二分频信号输入端以及输出模块900的第二分频信号输入端连接;分频模块200的第三分频信号输出端与速度模块400的第三分频信号输入端连接;分频模块200的第一复位信号输出端分别与音频模块300的第一复位信号输入端以及节拍模块500的第一复位信号输入端连接。[0081]作为本发明一实施例，图6为本发明实施例中的用于枪声和爆炸声模拟器的集成电路的分频模块200的电路结构示意图，在本实施例中，分频模块200包括:反相器INV201、反相器INV202、触发器Z201、触发器Z202、触发器Z203、触发器Z204、触发器Z205、触发器Z206、触发器Z207、触发器Z208、触发器Z209、触发器Z210、反相器INV203、反相器INV204、反相器INV205、反相器INV206、反相器INV207以及或非门N0R201;具体的，反相器INV201的输入端与分频模块200的第一振荡信号输入端0SC2连接，反相器INV201的输出端和反相器INV202的输入端与触发器Z201的第二信号输入端CKB共接，反相器INV202的输出端与触发器Z201的第一信号输入端CK连接，反相器INV207的输入端与分频模块200的第一使能控制信号输入端EN2连接，反相器INV207的输出端与或非门N0R201的第一信号输入端连接，或非门N0R201的第二信号输入端与分频模块200的上电复位信号输入端P0R2连接，或非门N0R201的输出端与反相器INV206的输入端连接，触发器Z201的第一信号输出端Q和触发器Z202的第二信号输入端CKB与反相器INV203的输入端共接，触发器Z201的第二信号输出端QB和触发器Z202的第一信号输入端CK连接，反相器INV203的输出端与分频模块200的第一分频信号输出端H12连接，触发器Z202的第一信号输出端Q与触发器Z203的第二信号输入端连接，触发器Z202的第二信号输出端QB与触发器Z203的第一信号输入端连接，触发器Z203的第一信号输出端Q与触发器Z204的第二信号输入端连接，触发器Z203的第二信号输出端QB与触发器Z204的第一信号输入端连接，触发器Z204的第一信号输出端Q与触发器Z205的第二信号输入端连接，触发器Z204的第二信号输出端QB与触发器Z205的第一信号输入端连接，触发器Z205的第一信号输出端Q和触发器Z206的第二信号输入端CKB与反相器INV204的输入端共接，触发器Z205的第二信号输出端QB和触发器Z206的第一信号输入端CK连接，反相器INV204的输入端与分频模块200的第二分频信号输出端H22连接，触发器Z206的第一信号输出端Q与触发器Z207的第二信号输入端连接，触发器Z206的第二信号输出端QB与触发器Z207的第一信号输入端连接，触发器Z207的第一信号输出端Q与触发器Z208的第二信号输入端连接，触发器Z207的第二信号输出端QB与触发器Z208的第一信号输入端连接，触发器Z208的第一信号输出端Q与触发器Z209的第二信号输入端连接，触发器Z208的第二信号输出端QB与触发器Z209的第一信号输入端连接，触发器Z209的第一信号输出端Q与触发器Z210的第二信号输入端连接，触发器Z209的第二信号输出端QB与触发器Z210的第一信号输入端连接，触发器Z210的第二信号输出端QB控制，触发器Z210的第一信号输出端与反相器INV205的输入端连接，反相器INV205的输出端与分频模块200的第三分频信号输出端H32连接，反相器INV206的输出端、触发器Z201的复位信号输出端R、触发器Z202的复位信号输出端R、触发器Z203的复位信号输出端R、触发器Z204的复位信号输出端R、触发器Z205的复位信号输出端R、触发器Z206的复位信号输出端R、触发器Z207的复位信号输出端R、触发器Z208的复位信号输出端R、触发器Z209的复位信号输出端R、触发器Z210的复位信号输出端R与分频模块200的第一复位信号输出端P12共接。[0082]在本实施例中，分频模块200中的触发器Z201、触发器Z202、触发器Z203、触发器Z204、触发器Z205、触发器Z206、触发器Z207、触发器Z208、触发器Z209以及触发器Z210作为二分频器件进行分频输出第一分频信号、第二分频信号以及第三分频信号，其中，第一分频信号输出给节拍模块500和地址进位模块700,具体的额，第一分频信号作用于地址进位模块700参与地址进位模块700的复位，第二分频信号输出给控制模块100和输出模块900,具体的，控制模块100接收第二分频信号用作防抖的时钟信号，第三分频信号输出给速度模块400和音频模块300,分频模块200接收的上电复位信号和第一使能控制信号对分频模块进行复位，其中，第一使能控制信号为低电平信号时，分频模块200输出的第一上电复位信号Pl为高电平信号，使电路一直处于复位状态。[0083]作为本发明一实施例，存储模块600包括第一地址进位信号输入端、第一选择信号输入端、第一使能控制信号输入端、第一预设速度码输出端、第一预设音频码输出端以及第一预设节拍码输出端;存储模块600的第一地址进位信号输入端与地址进位模块700的第一地址进位信号输出端连接;存储模块600的第一预设速度码输出端与速度模块400的第一预设速度码输入端连接;存储模块600的第一预设音频码输出端与音频模块300的第一预设音频码输入端连接;存储模块600的第一预设节拍码输出端分别与节拍模块500的第一预设节拍码输入端以及地址进位模块700的第一预设节拍码输入端连接。[0084]作为本发明一实施例，存储模块600包括:译码器单元和声音码存储单元，存储模块600通过接收地址进位模块输出的第一地址进位信号进行32个音符间的切换，在本实施例中，预设爆炸声和预设枪声的音符数为32个，具体的，该音符数可由设计者自行定义，预设爆炸声和预设枪声的音符数为32个时，声音码存储单元每行有32个位置用来写入声音码，译码器单元通过接收的第一选择信号确定有效输出的声音码，例如，表一中，由译码器单元输出的信号x〈〇〜x〈31控制有效声音码，具体的，存储模块600中通过设置PMOS管来输出有效声音码1和无效声音码则0。[0085]表一:声音码x〈0〜x〈31与第一预设音频码以及第一预设节拍码的关系表[0086][0087]表一:声音码x〈0〜x〈31与第一预设音频码以及第一预设节拍码的关系表[0088]在表一中，01-07为第一预设音频码，08-09为第一预设节拍码。[0089]作为本发明一实施例，存储模块600中还包括用于输出第一预设速度码的速度码输出单元，在本实施例中，由于存储模块600中存储有多首乐曲，则对每首乐曲预先设置预设除数用于该首乐曲，例如，第一预设速度码包括B1、B2、B3以及M等速度码信号，存储模块接收到第一选择信号Dl，若第二首乐曲时Dl为1，则由第一列声音码控制，在本实施例中，可以设定的两首乐曲的速度相同，所以第一预设速度码相同，然后输出的信号BI，B2，B3以及B4作用于速度模块。[0090]作为本发明一实施例，地址进位模块700包括第一使能控制信号输入端、第一分频信号输入端、第一触发信号输入端、第一预设节拍码输入端、上电复位信号输入端、第一节拍时钟信号输入端、第一地址进位信号输出端、第一反馈信号输出端以及第二反馈信号输出端;地址进位模块700的第一使能控制信号输入端用于接收所述控制模块的输出的第一使能控制信号;地址进位模块700的第一分频信号输入端用于接收分频模块200输出的第一分频信号;地址进位模块700的第一触发信号输入端用于接收控制模块100输出的第一触发信号;地址进位模块700的第一预设节拍码输入端用于接收存储模块600输出的第一预设节拍码;地址进位模块700的上电复位信号输入端用于接收控制模块100输出的上电复位信号;地址进位模块700的第一节拍时钟信号输入端与节拍模块500的第一节拍时钟信号输出端连接，用于接收节拍模块500的第一节拍时钟信号;地址进位模块700的第一地址进位信号输出端用于输出第一地址进位信号;地址进位模块700的第一反馈信号输出端与地址进位模块700的第二反馈信号输出端分别与控制模块100的第一反馈信号输入端和控制模块100的第二反馈信号输入端连接，用于向控制模块100输出第一反馈信号和第二反馈信号。[0091]作为本发明一实施例，地址进位模块700通过接收节拍模块500输出的第一节拍时钟信号以提供进位信号，实现音符的顺序切换，由于音符的个数可以由乐曲的设计者自行设定，若本电路中设置的每首乐曲的音符总数小于或者等于32个，2n32.n=5,因此需要5个二分频器件产生第一地址进位信号AO〜Α4供给存储模块600以决定哪组声音码每组声音码包括一组第一预设音频码Ol〜07输出。[0092]具体的，当某首乐曲的音符数为32个时，信号再经一个触发器产生第一反馈信号Tl，该第一反馈信号Tl使得含32个音符的乐曲播放结束后产生的一高电平信号，作用于控制模块100使振荡模块800停止振荡EN=O。当某首乐曲的音符数小于32个时，第二反馈信号ENDB利用触发器的原理，与第一分频信号Hl逻辑组合产生小段高电平信号复位并使第一使能控制信号为低电平信号，例如某乐曲音符数为32个，则需这32个音符播放完后，在存储模块600下一个位置中填的声音码使输出的第一预设节拍码08〜011为0000。[0093]作为本发明一实施例，音频模块300的振荡信号输入端与振荡模块800的输出端连接，音频模块300的第一复位信号输入端与分频模块200的第一复位信号输出端连接，音频模块300的第三分频信号输入端与分频模块200的第三分频信号输出端连接，音频模块300的第一预设音频码输入端与存储模块600的第一预设音频码的输出端连接，具体的，音频模块300根据第一复位信号、第三分频信号以及第一预设音频码输出第一音频信号。[0094]在本实施例中，音频模块300接收存储模块600输出的第一预设音频码以决定产生何种音频，音频模块300接收第三分频信号，根据第一预设音频码01-07的变化使输出的第一音频信号发生变化，其中，第三分频信号的信号频率为8KHz，第一预设音频码01-07可理解为对应一种音符，第一音频信号的变化根据线性反馈移位寄存器进行设计实现，具体的设计电路根据用户需要选择，例如，第一预设音频码01-07包含7个音频码通道输入，则采用基础器件实现，在本实施例中，该基础器件可以为触发器ZSR，其中，触发器ZSR的具体电路结构如图7所示。[0095]在本实施例中，触发器ZSR包括第四CMOS管16、第五CMOS管17、第六CMOS管18、第七CMOS管110、第八CMOS管112、非门19、非门111、非门116、第四N-MOS管M6、第五N-MOS管M7、第六N-MOS管M8、第四P-MOS管M9。[0096]具体的，第四CMOS管16的源极S作为触发器ZSR的输入端D，第四CMOS管16的栅极GP作为触发器ZSR的PS端，第四CMOS管16的栅极GN作为触发器ZSR的PSB端，第四CMOS管16的漏极D与第六CMOS管18的源极S连接。第五CMOS管17的源极S作为触发器ZSR的时钟端J，第五CMOS管17的栅极GP作为触发器ZSR的PSB端，第五CMOS管17的栅极GN作为触发器ZSR的PS端，第五CMOS管17的漏极D与第六CMOS管18的源极S连接。第六CMOS管18的栅极GP作为触发器ZSR的时钟端CK，第六CMOS管18的栅极GN作为触发器ZSR的时钟端CKB，第六CMOS管18的漏极D通过非门19与第七CMOS管110的源极S连接。第七CMOS管110的栅极GP作为触发器ZSR的时钟端CKB，第七CMOS管110的栅极GN作为触发器ZSR的时钟端CK，第七CMOS管110的漏极D与第八CMOS管112的源极S连接，第七CMOS管110的漏极D还与非门111的输入端连接。第八CMOS管112的栅极GP作为触发器ZSR的时钟端CK，第八CMOS管112的栅极GN作为触发器ZSR的时钟端CKB，第七CMOS管110的漏极D作为触发器ZSR的输出端QB。非门111的输出端作为触发器ZSR的输出端Q，非门111的输出端还和与非门116的输入端连接，非门116的输出端与第七CMOS管110的漏极D连接。第四N-MOS管M6的栅极作为触发器ZSR的时钟端CKB，第四N-MOS管M6的漏极与第五N-MOS管M7的源极连接;第五N-MOS管M7的漏极与第六N-MOS管M8的源极连接，第五N-MOS管M7的漏极还与非门19的输入端连接，第五N-MOS管M7的栅极与第六N-MOS管M8的栅极连接，第五N-MOS管M7的栅极还与非门19的输出端连接;第六N-MOS管M8的漏极与第四P-MOS管M9的源极连接;第四P-MOS管M9的栅极作为触发器ZSR的时钟端CK。所述触发器ZSR的电路输出信号更加稳定，电路结构简单，节约成本。[0097]在本实施例中，音频模块300可理解为分频器件，即通过控制第一预设音频码01-07来让整个音频模块300变为预设分频器件，例如，当输入01〜07为0101010时，该模块就是15分频器件。首先确定最大除数按设计者需求做设计为2n-l，n为级数（即电路需η个ZSR器件），因本电路的需要，需要的最小频率为经127分频后得到信号，故2η-1彡127，η=7,即需要7个ZSR器件。[0098]作为本发明一实施例，速度模块400同样根据线性反馈移位寄存器进行设计实现，其中，速度模块400的第一预设速度码输入端与存储模块600的第一预设速度码输出端连接，速度模块400的第三分频信号输入端与分频模块200的第三分频信号输出端连接。[0099]在本实施例中，根据线性反馈移位寄存器可以得到最大除数为2η_1，η为级数;本电路中，最大除数为24-1=15，故共有15种速度可供选择，如表二所示，从表二中可以看到，当除数1时，可默认为电路无需进行分频。[0100]在本实施例中，本电路产生的第一速度信号TEMPO的频率为2ΚΗΖ，具体的，通过第三分频信号使得输出的第一速度信号TEMPO的频率为2KHz，故可得除数为4,即第一预设速度码B1，B2，B3，B4为0111，然后该第一速度信号TEMP0作为节拍模块500的输入信号，具体可以根据用户需要设计。[0101][0102]表二各速度对应除数代码[0103]作为本发明一实施例，节拍模块500的第一分频信号输入端与分频模块200的第一分频信号输出端连接，节拍模块500的第一预设节拍码输入端与存储模块600的第一预设节拍码输出端连接，节拍模块500的第一复位信号输入端与分频模块200的第一复位信号输出端连接，节拍模块500的第一速度信号输入端与速度模块400的第一速度信号输出端连接。[0104]在本实施例中，节拍模块500中需要用到的最大节拍为3拍，所以2n-l多12，n=4，故本电路由4个触发器ZSR组成最大除数为15，一共可产生的节拍有15个。由速度模块400产生的第一速度信号供给节拍模块500做输入。其中除数为1时，即第一预设节拍码08,09，010,011为1000，节拍模块500产生的第一节拍信号PR直接作用于输出模块900。[0105]具体的，一个音符对应一个节拍，所以此节拍电路产生的第一节拍时钟信号RLCK，其作用于地址进位模块700,让地址进位模块700起进位的作用，即进行音符的切换。[0106]其中“除4”为1拍，是因为在本实施例中除1为四分之一拍，除2位二分之一拍，除三为四分之三拍，初4为1拍，除6为二分之三拍，除8为二拍，除12为三拍，因此拍子越短，表示频率越高，除值也越小。[0107]由此我们可配合各个所需节拍，我们可求出各节拍所应设定的除数，其中本电路第一首乐曲用到的节拍为3拍代码1100，第二首用到的节拍为14拍代码1000，表三中打勾处，即可由某一存储模块600中的声音码决定输出第一预设节拍码。[0108][0109]表三各节拍对应除数代码[0110]作为本发明一实施例，第二分频信号的周期大于第一音频信号的周期。[0111]作为本发明一实施例，本实施例提出了一种应用于枪声和爆炸声模拟器的装置，所述装置包括发声装置，所述装置还包括如上述实施例中任一项所述的集成电路，集成电路的输出端与发声装置连接。[0112]本发明实施例中的一种应用于枪声和爆炸声模拟器的集成电路通过控制模块输出第一选择信号、第一使能控制信号、第一触发信号以及上电复位信号对分频模块、音频模块、速度模块、节拍模块、地址进位模块进行直接或者间接控制，使存储模块中存储的预设声音码转换成预设声音信号，并通过输出模块输出预设声音信号，提高了枪声和爆炸声模拟器的声音音质，解决了现有枪声爆炸声模拟电路枪声声级低、音质失真等不足，无法满足实际应用需求的问题。[0113]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

权利要求：1.一种用于枪声和爆炸声模拟器的集成电路，其特征在于，所述集成电路包括：用于输出第一选择信号、第一使能控制信号、第一触发信号以及上电复位信号的控制丰旲块；与所述控制模块连接，用于根据所述第一使能控制信号和所述上电复位信号输出第一分频信号、第二分频信号、第三分频信号以及第一复位信号的分频模块；与所述控制模块连接，用于存储预设声音码，并根据所述第一使能控制信号和所述第一选择信号输出第一预设速度码、第一预设音频码以及第一预设节拍码的存储模块；与所述分频模块以及所述存储模块连接，用于根据所述第一复位信号、所述第三分频信号以及所述第一预设音频码输出第一音频信号的音频模块；与所述分频模块以及所述存储模块连接，用于根据所述第一预设速度码和所述第三分频信号输出第一速度信号的速度模块；与所述速度模块、所述存储模块以及所述分频模块连接，并根据所述第一分频信号、所述第一预设节拍码、所述第一复位信号以及所述第一速度信号输出第一节拍信号和第一节拍时钟信号的节拍模块；与所述控制模块、所述分频模块、所述存储模块以及所述节拍模块连接，用于根据所述第一预设节拍码、所述第一分频信号、所述第一使能控制信号、所述上电复位信号以及所述第一节拍时钟信号输出第一地址进位信号、第一反馈信号以及第二反馈信号的地址进位模块；所述存储模块还用于接收所述地址进位信号，并根据所述地址进位信号对所述预设声音码进行选择；所述控制模块还用于根据所述第一反馈信号和所述第二反馈信号对所述第一使能控制信号和所述第一触发信号进行控制；与所述控制模块、所述分频模块、所述音频模块以及所述节拍模块连接，并根据所述第一使能控制信号、所述第二分频信号、所述上电复位信号、所述第一节拍信号以及所述第一音频信号输出预设枪声和或预设爆炸声的输出模块。2.如权利要求1所述的集成电路，其特征在于，所述集成电路还包括用于对所述分频模块和所述音频模块提供振荡频率的振荡模块；所述振荡模块的第一输入端与所述控制模块的使能控制信号输出端连接，所述振荡模块的振荡信号输出端与所述分频模块以及所述音频模块的第一振荡信号输入端连接。3.如权利要求2所述的集成电路，其特征在于，所述控制模块包括:第一反馈信号输入端、第二反馈信号输入端、第二分频信号输入端、第一选择信号输出端、第一使能控制信号输出端、第一触发信号输出端以及上电复位信号输出端；所述第一反馈信号输入端和所述第二反馈信号输入端分别与所述地址进位模块的第一反馈信号输出端和第二反馈信号输出端连接；所述第二分频信号输入端用于接收所述分频模块输出的第二分频信号；所述第一选择信号输出端用于向所述存储模块输出第一选择信号；所述第一使能控制信号输出端分别与所述分频模块的第一使能信号输入端、所述存储模块的第一使能信号输入端、所述地址进位模块的第一使能信号输入端以及所述输出模块的第一使能信号输入端连接；所述第一触发信号输出端与所述地址进位模块的第一触发信号输入端连接，用于向所述地址进位模块输出第一触发信号；所述上电复位信号输出端分别与所述分频模块的上电复位信号输入端、所述地址进位模块的上电复位信号输入端以及所述输出模块的上电复位信号输入端连接。4.如权利要求3所述的集成电路，其特征在于，所述控制模块包括:按键单元、中央控制单元以及复位单元；所述按键单元用于输出按键触发信号，所述按键单元的按键触发端与所述中央控制单元的按键信号输入端连接；所述复位单元用于输出所述上电复位信号，所述复位单元的输出端与所述中央控制单元的上电复位信号输入端连接，所述复位单元的输出端作为所述控制模块的上电复位信号输出端；所述中央控制单元的第一反馈输入端作为所述控制模块的第一反馈输入端，所述中央控制单元的第二反馈输入端作为所述控制模块的第二反馈输入端，所述中央控制单元的第二分频信号输入端作为所述控制模块的第二分频信号输入端，所述中央控制单元的第一选择信号输出端作为所述控制模块的第一选择信号输出端，所述中央控制单元的第一使能控制信号输出端作为所述控制模块的第一使能控制信号输出端，所述中央控制单元的第一触发信号输出端作为所述控制模块的第一触发信号输出端。5.如权利要求3所述的集成电路，其特征在于，所述分频模块包括第一使能控制信号输入端、第一振荡信号输入端、上电复位信号输入端、第一分频信号输出端、第二分频信号输出端以及第一复位信号输出端；所述第一分频信号输出端分别与所述节拍模块的第一分频信号输入端以及所述地址进位模块的第一分频信号输入端连接；所述第二分频信号输出端分别与所述控制模块的第二分频信号输入端以及所述输出模块的第二分频信号输入端连接；所述第三分频信号输出端与所述速度模块的第三分频信号输入端连接；所述分频模块的第一复位信号输出端分别与所述音频模块的第一复位信号输入端以及所述节拍模块的第一复位信号输入端连接。6.如权利要求3所述的集成电路，其特征在于，所述存储模块包括第一地址进位信号输入端、第一选择信号输入端、第一使能控制信号输入端、第一预设速度码输出端、第一预设音频码输出端以及第一预设节拍码输出端；所述第一地址进位信号输入端与所述地址进位模块的第一地址进位信号输出端连接；所述第一选择信号输入端与所述控制模块的第一选择信号输出端连接，用于接收所述第一选择信号；所述第一使能控制信号输入端与所述控制模块的第一使能控制信号输出端连接，用于接收所述控制模块的第一使能控制信号；所述第一预设速度码输出端与所述速度模块的第一预设速度码输入端连接，用于向所述速度模块发送所述第一预设速度码；所述第一预设音频码输出端与所述音频模块的第一预设音频码输入端连接，用于向所述音频模块发送所述第一预设音频码；所述第一预设节拍码输出端分别与所述节拍模块的第一预设节拍码输入端以及所述地址进位模块的第一预设节拍码输入端连接，用于向所述节拍模块以及所述地址进位模块发送所述第一预设节拍码。7.如权利要求3所述的集成电路，其特征在于，所述地址进位模块包括第一使能控制信号输入端、第一分频信号输入端、第一触发信号输入端、第一预设节拍码输入端、上电复位信号输入端、第一节拍时钟信号输入端、第一地址进位信号输出端、第一反馈信号输出端以及第二反馈信号输出端；所述第一使能控制信号输入端用于接收所述控制模块的输出的第一使能控制信号；所述第一分频信号输入端用于接收所述分频模块输出的第一分频信号；所述第一触发信号输入端用于接收所述控制模块输出的第一触发信号；所述第一预设节拍码输入端用于接收所述存储模块输出的第一预设节拍码；所述上电复位信号输入端用于接收所述控制模块输出的上电复位信号；所述第一节拍时钟信号输入端与所述节拍模块的第一节拍时钟信号输出端连接，用于接收所述节拍模块的第一节拍时钟信号；所述第一地址进位信号输出端用于输出第一地址进位信号；所述第一反馈信号输出端与所述第二反馈信号输出端分别与所述控制模块的第一反馈信号输入端和所述控制模块的第二反馈信号输入端连接，用于向所述控制模块输出第一反馈信号和第二反馈信号。8.如权利要求3所述的集成电路，其特征在于，所述第二分频信号的周期大于所述第一音频信号的周期。9.如权利要求4所述的集成电路，其特征在于，所述复位单元包括:第一开关管、第一电容、第一反向器、第二反向器以及第三反相器；所述第一开关管的电流输入端接供电电源，所述第一开关管的控制端接地，所述第一开关管的电流输出端与所述第一电容的第一端共接与所述第一反相器的输入端，所述第一反相器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述第三反向器的输入端连接，所述第三反相器的输出端作为所述复位单元的输出端。10.—种用于枪声和爆炸声模拟器的装置，所述装置包括发声装置，其特征在于，所述装置还包括如权利要求1-9任一项所述的集成电路，所述集成电路的输出端与所述发声装置连接。

百度查询： 宗仁科技(平潭)股份有限公司 一种用于枪声和爆炸声模拟器的集成电路及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD