申请/专利权人：深圳大普微电子科技有限公司

申请日：2019-05-09

公开（公告）日：2024-03-22

公开（公告）号：CN111915003B

主分类号：G06N3/063

分类号：G06N3/063;G06N3/0442;G06N3/045;G06F9/30;G06F9/38

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2021.12.10#著录事项变更;2020.12.11#实质审查的生效;2020.11.10#公开

摘要：本申请公开了一种神经网络硬件加速器，所述硬件加速器的流水线架构包括：指令获取模块用于获取指令；指令译码模块用于进行指令译码操作；半精度浮点运算模块用于进行一维向量运算；激活函数计算模块用于通过查找表的方式对激活函数进行计算；浮点后处理单元用于对激活函数计算后的数据进行浮点运算；缓存模块用于缓存所述神经网络算法实现过程中的中间数据；分布于流水线的与所述指令译码模块处于同一级的寄存器文件用于暂存所述神经网络算法实现过程中的相关指令、数据和地址。本申请能够极大地提高硬件加速器在实现RNN神经网络算法过程中的硬件资源利用率，从而提高了单位时间内单位计算量的RNN神经网络算法通过硬件加速器运算时的单位功耗效率。

主权项：1.一种神经网络硬件加速器，其特征在于，所述硬件加速器的流水线架构包括：指令获取模块，用于获取指令；指令译码模块，用于进行指令译码操作；半精度浮点运算模块，用于进行神经网络算法中的一维向量运算，以得到相应的一维向量运算结果；激活函数计算模块，用于通过查找表的方式对所述神经网络算法中的激活函数进行计算，以得到相应的激活函数计算结果；浮点后处理单元，用于对所述神经网络算法实现过程中的位于所述激活函数计算模块的计算之后的数据进行浮点运算；缓存模块，用于缓存所述神经网络算法实现过程中的中间数据；分布于流水线中的与所述指令译码模块处于同一级的寄存器文件，用于暂存所述神经网络算法实现过程中的相关指令、数据和地址；写回级模块，用于进行数据写回操作。

全文数据：

权利要求：

百度查询： 深圳大普微电子科技有限公司 一种神经网络硬件加速器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD