申请/专利权人：中国电子科技集团公司第五十八研究所

申请日：2021-09-22

公开（公告）日：2024-03-26

公开（公告）号：CN113805113B

主分类号：G01R31/74

分类号：G01R31/74;G01R31/54;G01R27/02

优先权：

专利状态码：有效-授权

法律状态：2024.03.26#授权;2022.01.04#实质审查的生效;2021.12.17#公开

摘要：本发明公开一种低功耗熔丝状态检测电路，PMOS管MP1和PMOS管MP2的源端接电源VCC，栅端接电压信号VP1；PMOS管MP1的漏端接PMOS管MP3的源端，PMOS管MP2的漏端接PMOS管MP4的源端；PMOS管MP3的漏端接参考电阻Rref的第一端，PMOS管MP4的漏端接熔丝Rfuse的第一端；NMOS管MN3的漏端接参考电阻Rref的第二端，NMOS管MN4的漏端接熔丝Rfuse的第二端；NMOS管MN3的栅端接熔丝Rfuse的第二端，NMOS管MN4的栅端接参考电阻Rref的第二端；NMOS管MN3和NMOS管MN4的源端均接地。NMOS管MN1的漏端接参考电阻Rref的第二端，源端接地；NMOS管MN2的漏端接熔丝Rfuse的第二端，源端接地；NMOS管MN1和NMOS管MN2的栅端接复位信号rst；缓冲器Buf2的输入端接参考电阻Rref的第二端，输出端为输出信号VO2；缓冲器Buf1的输入端接熔丝Rfuse的第二端，输出端为输出信号VO1。

主权项：1.一种低功耗熔丝状态检测电路，其特征在于，包括PMOS管MP1～MP4、NMOS管MN1～MN4、缓冲器Buf1和Buf2、电容C1和C2、熔丝Rfuse和参考电阻Rref；PMOS管MP1和PMOS管MP2的源端均接电源VCC，栅端均接电压信号VP1；PMOS管MP1的漏端接PMOS管MP3的源端，PMOS管MP2的漏端接PMOS管MP4的源端；PMOS管MP3的漏端接参考电阻Rref的第一端，PMOS管MP4的漏端接熔丝Rfuse的第一端；NMOS管MN3的漏端接参考电阻Rref的第二端，NMOS管MN4的漏端接熔丝Rfuse的第二端；NMOS管MN3的栅端接熔丝Rfuse的第二端，NMOS管MN4的栅端接参考电阻Rref的第二端；NMOS管MN3和NMOS管MN4的源端均接地；NMOS管MN1的漏端接参考电阻Rref的第二端，其源端接地；NMOS管MN2的漏端接熔丝Rfuse的第二端，其源端接地；NMOS管MN1和NMOS管MN2的栅端共同接复位信号rst；缓冲器Buf2的输入端接参考电阻Rref的第二端，输出端为输出信号VO2；缓冲器Buf1的输入端接熔丝Rfuse的第二端，输出端为输出信号VO1；所述PMOS管MP3的栅端与所述NMOS管MN3的栅端相连，所述PMOS管MP4的栅端与所述NMOS管MN4的栅端相连；所述NMOS管MN3的栅端通过电容C1接地，所述NMOS管MN4的栅端通过电容C2接地。

全文数据：

权利要求：

百度查询： 中国电子科技集团公司第五十八研究所 一种低功耗熔丝状态检测电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD