申请/专利权人：广西电网有限责任公司电力科学研究院

申请日：2023-11-21

公开（公告）日：2024-03-29

公开（公告）号：CN117792396A

主分类号：H03M1/34

分类号：H03M1/34;H03M1/00;H03M1/12;H03M1/60;H03M1/10

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.16#实质审查的生效;2024.03.29#公开

摘要：本发明公开了一种低功耗高速FLASH‑TB混合结构的ADC电路及设计方法包括，设计时域插值FLASHADC模块的结构和参数，设计时域插值FLASHADC模块的结构和参数包括选择参考电压、确定电容器的大小以及设定比较器的阈值；设计TBADC模块的结构和参数，设计TBADC模块的结构和参数包括选择压时转换电路模块和时间数字转换电路模块的参数、确定时间信号的分辨率以及设定二进制码的位数；根据时域插值FLASHADC模块以及TBADC模块设计结果制作ADC电路，并对制作好的ADC电路进行测试和优化，测试与优化包括在不同输入信号下测试ADC电路的性能指标并根据测试结果进行优化。实现了高采样频率和低功耗操作。

主权项：1.一种低功耗高速FLASH-TB混合结构的ADC电路，其特征在于，包括：电阻梯单元、时域插值FLASHADC单元、TBADC单元以及译码器单元，所述电阻梯单元用于通过内置电阻将固定的参考电压进行等级划分，并将划分后的每一级的参考电压输入至所述时域插值FLASHADC单元中；所述时域插值FLASHADC单元用于接收输入模拟信号以及所述电阻梯模传输至的每一级的参考电压，并对接收到的数据进行处理，将传输结果发送至TBADC单元以及译码器单元；所述TBADC单元用于将FLASHADC模块输出的时域信号转换为数字信号，并输出至译码器单元；所述译码器单元用于将TBADC单元输出的数字信号进行解码，得到最终的数字输出信号。

全文数据：

权利要求：

百度查询： 广西电网有限责任公司电力科学研究院 一种低功耗高速FLASH-TB混合结构的ADC电路及设计方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD