申请/专利权人：电子科技大学

申请日：2024-01-23

公开（公告）日：2024-04-12

公开（公告）号：CN117879603A

主分类号：H03M1/10

分类号：H03M1/10

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.30#实质审查的生效;2024.04.12#公开

摘要：本发明属于模数转换器技术领域，涉及一种SAR型ADC的低功耗数字前台自校准方法。本发明利用SAR型ADC的原有电路实现了一种无需添加额外电路的数字前台自校准方法。由CDAC的低段比特位和冗余位电容、经过改良的可配置的逐次逼近逻辑、比较器、SAR型ADC原有的码字还原电路和数字滤波电路组成的复用型校准电路，不仅可以有效地对CDAC高位电容进行校准，提升SAR型ADC的性能，还无需添加任何额外的校准电路，大幅度节省了芯片的面积以及功耗。本发明对SAR型ADC电路极大程度的复用，实现了低功耗、小面积的校准方法，在提升芯片性能的同时减小了芯片的功耗与面积，节约资源与成本。

主权项：1.一种SAR型ADC的低功耗数字前台自校准方法，其特征在于，用于对CDAC的高位电容进行校准，将CDAC的第i-1位电容Ci-1到第1位电容C1定义为校准DAC，CDAC中电容的上极板连接比较器的差分输入端，CDAC中电容的下极板连接基准电压或地，比较器的输出端连接可配置的逐次逼近控制逻辑电路的输入端，可配置的逐次逼近控制逻辑电路的输出端连接码字还原电路的输入端和CDAC，码字还原电路的输出端连接数字滤波器的输入端，数字滤波器的输出端输出得到的权重；所述可配置的逐次逼近控制逻辑电路用于根据配置信号使CDAC中任一位电容控制进入关断状态或使能状态；所述校准方法包括以下步骤：S1、对被校准电容Ci采样；S2、通过切换Ci下极板开关使CDAC输出端电压变化，得到表征被校准电容Ci大小的电压变化量ΔVi，利用校准DAC、可配置的逐次逼近控制逻辑电路和比较器对ΔVi进行SAR转换量化；S3、重复S1-S2过程k次，将k个周期得到量化结果定义为k行i-1列的矩阵Douti，校准DAC对应的权重矩阵为weighti＝[Wi-1,Wi-2,...,W1]T，通过码字还原电路进行矩阵计算得到k行1列的Ci校准矩阵Di＝Douti×weighti，即得到k个权重；S4、对得到的k个权重经过数字滤波抽取后相加平均计算得到被校准电容Ci的真实权重Wi，完成当前位电容Ci的校准；S5、判断iN是否成立，N是CDAC中电容的总数，若是，则将校准得到的权重Wi…WN进行归一化处理，完成校准；若否，将Ci加入校准DAC、Wi加入权重矩阵weighti组成新的校准电路用于更高位电容的校准，令i＝i+1，并回到S1。

全文数据：

权利要求：

百度查询： 电子科技大学 一种SAR型ADC的低功耗数字前台自校准方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD