申请/专利权人：龙腾半导体股份有限公司

申请日：2023-12-20

公开（公告）日：2024-03-29

公开（公告）号：CN117790302A

主分类号：H01L21/331

分类号：H01L21/331;H01L29/739;H01L29/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.16#实质审查的生效;2024.03.29#公开

摘要：本发明的目的是提供一种集电极侧具有p浮置区的RC‑IGBT结构及制造方法，包括选取硅片、注入CS层、挖沟槽、注入Pbody区、n+注入、淀积层间介质层、淀积金属层、N‑buffer区注入、倒掺杂工艺注入p浮置区、n+短路区注入和背面金属短接。在芯片背面在集电极侧n+短路区上方引入p浮置区，在正向导通初期，由于p浮置区对下方电子通道的耗尽，使得电子通道电阻很大，属于高阻区，阻碍了电子的流动，让电子在集电极侧积累，增大了p+N‑buffer结两端电势差，使得p+N‑buffer结提前开启注入空穴,器件较早的进入双极模式，有效控制了器件单双极模式的转变，从而抑制甚至消除snapback现象。

主权项：1.一种集电极侧具有p浮置区的RC-IGBT结构的制造方法,其特征在于，具体包括以下步骤:步骤一、选取N型合适电阻率的硅片作为n-drift区；步骤二、在n-drift区正面进行CS层注入；步骤三、挖取沟槽，沟槽穿过CS层底部接触n-drift区，在沟槽内依次填充有柵氧化层和重掺杂的多晶硅；步骤四、进行Pbody区注入，注入位置在沟槽外的CS层；步骤五、进行n+注入，位置在上表面沟槽两侧的Pbody区上方；步骤六、淀积层间介质层，一般是氧化层，并进行孔刻蚀，在某一沟槽上表面形成层间介质层，在n+区域之间注入形成p+欧姆接触；步骤七、淀积金属层，将未淀积层间介质层的两个沟槽与n+发射区短接形成发射极Emitter，已淀积层间介质层的沟槽栅形成栅极G，并做好正面钝化；步骤八、进行N-buffer区注入，注入位置在n-drift区底部；步骤九、在N-buffer区中进行p+注入；步骤十、N-buffer区一侧采用倒掺杂工艺进行p浮置区注入，p浮置区底面位置在p+上方，p浮置区上表面位置低于N-buffer区上表面；步骤十一、在p浮置区下方进行n+短路区注入，n+短路区上表面与p浮置区下表面接触，与N-buffer区不接触；步骤十二、背面p+与n+对应位置淀积金属结构并反刻，将p+集电极与n+短路区短接形成集电极Collector。

全文数据：

权利要求：

百度查询： 龙腾半导体股份有限公司 一种集电极侧具有p浮置区的RC-IGBT结构及制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD