申请/专利权人:西安电子科技大学
申请日:2023-12-29
公开(公告)日:2024-03-29
公开(公告)号:CN117792305A
主分类号:H03F1/56
分类号:H03F1/56;H03F1/02;H03F3/19;H03F3/21;H03F3/45
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.16#实质审查的生效;2024.03.29#公开
摘要:本发明公开了一种基于硅基工艺的高对称性W波段功率放大器电路,包括:输入匹配电路、驱动级电路、级间匹配电路、输出级电路和输出匹配电路。功率放大器电路采用差分结构,驱动级电路采用晶体管堆叠结构的连接方法,通过采用对称性的布局方式,使每个晶体管的工作状态相同;输出级电路将接收到的信号进行放大并输出;输出级电路的电路结构与驱动级电路的电路结构相同。本发明通过采用差分结构和晶体管堆叠结构,提高电路的输出功率,采用高对称性的布局方式,使得驱动级电路中每个晶体管的工作状态相同,将功率流平均分配到每一个晶体管,从而提高了电路的输出功率、增益以及功率附加效率;利用匹配电感之间的虚地特性减小了电路的版图面积。
主权项:1.一种基于硅基工艺的高对称性W波段功率放大器电路,其特征在于,包括:输入匹配电路、驱动级电路、级间匹配电路、输出级电路和输出匹配电路;其中,所述功率放大器电路采用差分结构;所述输入匹配电路用于对射频信号源的输出阻抗与所述驱动级电路的输入阻抗进行匹配处理,滤除所述射频信号源发出的射频信号中的带外杂波,将处理后的射频信号发送至所述驱动级电路;所述驱动级电路用于将自身接收到的信号进行放大并输出第一放大信号;所述驱动级电路采用晶体管堆叠结构的连接方法,通过采用对称性的布局方式,使所述驱动级电路中每个晶体管的工作状态相同;所述级间匹配电路用于提供带外抑制,将所述驱动级电路的输出阻抗匹配处理到所述输出级电路的输入阻抗的共轭,将处理后的第一放大信号发送至所述输出级电路;所述输出级电路用于将自身接收到的信号进行放大并输出第二放大信号至所述输出匹配电路;所述输出级电路的电路结构与所述驱动级电路的电路结构相同;所述输出匹配电路用于根据负载线匹配方法,将负载阻抗匹配处理到所述输出级电路的最佳输出阻抗,并将处理后的第二放大信号输出。
全文数据:
权利要求:
百度查询: 西安电子科技大学 一种基于硅基工艺的高对称性W波段功率放大器电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。