申请/专利权人：英特尔公司

申请日：2017-08-09

公开（公告）日：2024-03-29

公开（公告）号：CN109643703B

主分类号：H01L25/065

分类号：H01L25/065;H01L25/07;H01L25/00;H01L23/48

优先权：["20160929 US 15/280,425"]

专利状态码：有效-授权

法律状态：2024.03.29#授权;2019.10.29#实质审查的生效;2019.04.16#公开

摘要：用于IC的表面安装的集成电路IC封装布置包括封装一个或多个IC管芯的封装主体。根据一些实施例的封装主体具有矩形纵横比，该纵横比具有不同大小的长度尺寸和宽度尺寸。根据一些实施例的IC封装包括无引线表面安装电触点。根据一些实施例，无引线表面安装触点以集群的方式位于IC主体的长度尺寸的相对端处。

主权项：1.一种具有矩形形状因子的封装集成电路IC，所述IC包括：IC管芯；封装主体，所述封装主体封装所述IC管芯，所述封装主体限定顶表面和底表面，并且具有所述顶表面和所述底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中所述长度尺寸至少是所述宽度尺寸的1.5倍，并且包括第一端和第二端；以及底表面上的多个无引线表面安装电触点，包括位于所述第一端附近的第一触点集群和位于所述第二端附近的第二触点集群，其中所述多个无引线表面安装电触点的至少一部分电耦合到所述管芯，其中所述封装主体包括所述IC的无触点跨度部分，并且其中所述无触点跨度部分有助于使得所述封装主体在所述IC经受回流焊接处理时通过所述跨度部分的变形来承受圆柱形翘曲。

全文数据：具有矩形纵横比的集成电路封装优先权本申请要求2016年9月29日提交的美国申请序列号15280,425的优先权的权益，所述美国申请通过引用以其全部内容结合在此。技术领域本文描述的实施例一般涉及集成电路IC及其制造。更具体地，实施例涉及IC封装。背景正在设计和制造的电子设备具有不断增加的集成度和复杂性。例如，片上系统SoC设备可以包含整个计算系统，包括数字、模拟，混合信号和无线电通信电路，所有这些都在单个半导体基板上。用于这些高度集成设备的如今的应用需要高性能计算、高容量数据存储、多种通信模式、高分辨率图形处理。同时，这种先进的功能正被设计成紧凑的设备形状因子，诸如手表、眼镜、可植入的医疗设备、物联网IoT模块，以用于不显眼地结合到主设备中，以及无数其他最终用户应用。因此，IC设计者面临在诸如功能、性能、管芯大小、最终产品空间限制、可制造性、可靠性和成本之类的因素以及许多其他因素之间的多个权衡。制造的最终产品的可靠性可能受到组成部件的可制造性的影响。例如，在大型IC的情况下，IC与印刷电路板PCB的焊接连接可能由于部件在组装期间经受的热效应而承受相当大的应力。随着时间的推移，这些压力可能导致电气接触故障，这可能导致最终产品的故障，从而导致保修索赔、产品召回以及在最坏的情况下，当最终产品恰好是关键任务系统或这种系统的关键部件时的安全相关风险。需要解决方案来解决集成电路及其封装的设计中的这些和其他考虑因素。附图说明在不必按比例绘制的附图中，相同标号可以描述不同视图中的类似组件。具有不同字母后缀的相同标号可以表示类似组件的不同实例。在附图的图中，通过示例而非限制的方式示出了一些实施例。图1是示出根据实施例的示例封装IC的简化透视图。图2是示出根据一些实施例的IC封装的内部和外部的部分的局部剖视侧视图。图3是根据另一实施例的IC封装的局部剖视侧视图，其中“倒装芯片”C4触点用作将IC与接收表面相接的触点。图4是示出堆叠的IC示例实施例的侧视图。图5是示出根据各种实施例的IC封装的各种尺寸的图。图6A和6B示出了根据一些实施例的在不同热条件下IC的翘曲warpage的示例。具体实施方式实施例的各方面涉及用于接收表面诸如印刷电路板PCB、IC封装或其他基板上的IC的安装的集成电路IC封装布置。IC封装具有封装一个或多个IC管芯的封装主体。根据一些实施例的封装主体具有矩形纵横比，该纵横比具有不同大小的长度尺寸和宽度尺寸。在一些实施例中，长度尺寸例如是宽度尺寸的至少1.5倍。根据一些实施例的IC封装包括无引线表面安装电触点。这些触点可以是球栅阵列BGA触点、受控塌陷芯片连接C4触点有时称为倒装芯片触点等。无引线触点在IC封装主体和印刷电路板PCB、另一IC封装或IC主体安装到的其他基板之间提供刚性连接。与鸥翼式gull-wing或任何其他类型的表面安装引线不同，无引线触点在受到机械力时仅提供可忽略的顺应性。因此，无引线触点通常承受它们必须承受的应力。根据一些实施例，无引线表面安装触点以集群的方式位于IC主体的长度尺寸的相对端处。触点可以位于IC主体的底表面上，该底表面要被安装到诸如PCB之类的基板上，或者以堆叠的IC布置被安装到被配置为接收IC的IC封装的顶部。在一些实施例中，触点可以布置在IC封装主体的顶表面上，这可以是针对IC旨在以堆叠布置使另一IC安装在其上方的情况。在相关实施例中，触点集群在长度尺寸的相对端处存在于其上的IC封装主体的表面在两个集群之间的中间区域中没有其他电触点。沿着长度尺寸的每个端部处的触点可以布置为具有主要尺寸和次要尺寸的带，其中主要尺寸沿着IC封装主体的宽度垂直于IC封装的长度。带的次要尺寸沿着封装主体的长度。根据一些实施例，主要尺寸可以是次要尺寸的至少1.5倍。有利地，根据本文描述的一些实施例的利用封装IC的PCB组件或子组件提供改进的可制造性和可靠性。例如，矩形形状因子与间隔开的电触点集群相结合，为热致翘曲thermally-inducedwarping提供了适应性。特别地，在制造期间，IC可以经受焊料回流温度以形成无引线电触点和接收表面触点之间的电连接。例如，升高的处理温度可以在220℃附近。通常，封装IC倾向于从室温下的大致凹形当从上方观察时翘曲到升高的处理温度下的凸形。由于IC材料的不同热膨胀系数造成的翘曲引起的变形倾向于在IC主体的中心位移50微米。传统的方形IC通常倾向于以球形形式翘曲，而根据一些实施例的矩形形状因子和电触点的放置倾向于以圆柱形方式翘曲。此外，沿着IC封装的长度在电触点之间的无触点跨度不受由于翘曲引起的变形的约束，例如，不受沿着IC封装主体的长度的电触点的束缚。因此，这种类型的布置倾向于避免抵消IC与IC焊接到的表面之间的各种接触点处的推拉力，这是某些接触处的应力的原因。传统上，方形IC的拐角处的触点倾向于经历最大的应力集中，并且经常被发现是故障点。根据本文所描述的一些实施例，沿着矩形封装IC的长度的圆柱形翘曲导致IC封装主体在跨度区中变形，而不会推动或拉动与配合表面的任何刚性接触点。根据本文描述的一些实施例的IC的矩形形状因子的另一个优点是其在大小受限的应用中的使用。例如，在智能眼镜产品中，长窄形状因子可以促进用于容纳IC的更薄的眼镜框架设计。图1是示出根据实施例的示例封装IC100的简化透视图。如所示，IC100的底表面102具有第一电触点集群104A和第二电触点集群104B。电触点可以是BGA球、C4焊料凸块或其他无引线触点。封装IC100具有长度尺寸110、宽度尺寸112和厚度114。第一触点集群104A和第二触点集群104B沿长度尺寸110位于相对的两端。值得注意的是，在集群104A、集群104B之间的中间区域在底表面102上没有任何电触点。在所描绘的实施例中，集群104A、集群104B是带的形式，它们的主要尺寸沿宽度尺寸112延伸，并且它们的次要尺寸120沿长度尺寸110延伸。在各种实施例中，电触点的带状集群104A、104B的次要尺寸120是长度尺寸110的一小部分诸如15、110、115等。在相关实施例中，集群104A、104B之间的距离130大于次要尺寸120的两倍。距离130表示限定上述跨度区的中间区域。图2是示出根据一些实施例的IC封装的内部和外部的部分的局部剖视侧视图。如所描述的，IC封装主体202封装管芯204，在管芯204上形成电路或机电结构例如，微机电系统MEMS。使用C4焊料凸块208如所描绘的、线接合未示出或其他合适的电连接将管芯204连接到基板206。基板206包含BGA触点210，该触点210从IC封装主体202的底部突出。值得注意的是，BGA触点210是位于封装IC的长度尺寸的端部的电触点集群的一部分。这里，BGA触点210是将IC与PCB的接收表面或将要安装IC的其他部件、组件或子组件相接的触点。图3是根据另一实施例的IC封装的局部剖视侧视图，其中“倒装芯片”C4触点用作将IC与接收表面相接的触点。IC封装主体302至少部分地封装管芯304，在管芯304上形成C4触点310，该触点310暴露在IC封装主体302的底部周边之外。这里，C4触点310，如图所示，沿着IC的长度尺寸聚集在IC的端部。图4是示出堆叠IC示例实施例的侧视图，该堆叠IC示例实施例具有作为堆叠的底部IC的具有端部集群触点410的第一IC402，以及第二IC404，该第二IC404具有端部集群触点420，该端部集群触点420在组装堆叠时电接合到第一IC402的顶表面上的对应触点。任何合适的堆叠技术可被使用。值得注意的是，如所描绘的，第一IC402和第二IC404的触点集群可以具有不同的大小。图5是示出根据各种实施例的IC封装的各种尺寸的图。所描绘的电触点可以在IC主体的底表面或顶表面上。尺寸L和W分别是IC封装的长度尺寸和宽度尺寸。尺寸A是每个无引线电触点集群的主要尺寸，尺寸B是所述集群的次要尺寸。尺寸C表示无触点跨度，或电触点集群之间的空间。尺寸D表示IC封装主体沿着长度尺寸超出每个电触点集群的外围的悬伸部overhang。根据各种实施例，可以设想这些尺寸的各种比率。下面的表1提供了根据各种示例实施例的这些比率的一些非限制性范围。LWAWABBLCLDL1.5-5.00.7-0.991.0-10.00.05-0.300.40-0.900.01-0.30表1图6A和6B示出了根据一些实施例的在不同热条件下IC的翘曲的示例。图6A示出了由变形602引起的凸翘曲。图6B示出了由变形604产生的凹翘曲。在一些实施例中，随着温度升高，翘曲处于凹入方向。因此，在这些示例中，凸变形602可以处于室温，而凹变形604可以处于回流处理的升高温度，例如220℃。值得注意的是，出于说明性目的，变形602和604被非常高度地夸大。典型的变形602、604在50微米附近。在一些实施例中，与如通常在常规的方形纵横比IC封装中观察到的球形相反，上述IC封装的几何形状有利地导致圆柱形的翘曲。此外，IC的跨度部分在电触点集群之间的移动自由度减小了否则将沿着长度尺寸从不同电触点上的相反压缩力和拉力施加在电触点上的应力。在电触点聚集在相对窄的带中具有彼此间隔开的次要尺寸B图5的实施例中，相反的压缩力拉力作用在B尺寸上，这是通过具有中间区域中和边缘处的电触点的传统IC所看到的力的一部分。附加说明和示例：示例1是封装集成电路IC，包括：IC管芯；封装主体，该封装主体封装IC管芯，该封装主体限定顶表面和底表面，并且具有顶表面和底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中长度尺寸至少是宽度尺寸的1.5倍，并包括第一端和第二端；以及底表面上的多个无引线表面安装电触点，包括位于第一端附近的第一触点集群和位于第二端附近的第二触点集群，其中该多个无引线表面安装电触点的至少一部分电耦合到管芯。在示例2中，示例1的主题可选地包括：其中第一集群的电触点被布置为第一带，该第一带具有沿着封装主体的宽度尺寸的主要尺寸和沿着封装主体的长度的次要尺寸。在示例3中，示例2的主题任选地包括：其中第一带的主要尺寸是次要尺寸的长度的至少两倍。在示例4中，示例2-3中任一项或多项的主题任选地包括：其中第一带的主要尺寸是宽度尺寸的至少85％。在示例5中，示例2-4中的任何一个或多个的主题可选地包括：其中，第一带的电触点被布置为行和列的电触点的阵列，其中，阵列包括次要尺寸中的至少三列。在示例6中，示例1-5中的任何一个或多个的主题可选地包括：其中封装主体在第一集群和第二集群之间的底表面上没有电触点。在示例7中，示例1-6中的任何一个或多个的主题可选地包括：在顶表面上的第二多个无引线表面安装电触点，包括位于第一端附近的第三触点集群和位于第二端附近的第四触点集群，其中第二多个无引线表面安装电触点的至少一部分电耦合到管芯。在示例8中，示例7的主题可选地包括，其中封装主体在第三集群和第四集群之间的顶表面上没有电触点。在示例9中，示例1-8中的任何一个或多个的主题可选地包括，其中电触点是球栅阵列BGA触点。在示例10中，示例1-9中的任何一个或多个的主题可选地包括，其中电触点是受控塌陷芯片连接C4触点。示例11是封装集成电路IC，包括：IC管芯；封装主体，该封装主体封装IC管芯，该封装主体限定顶表面和底表面，并且具有顶表面和底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中长度尺寸包括第一端和第二端；以及底表面上的多个无引线表面安装电触点，包括位于第一端附近的第一触点集群和位于第二端附近的第二触点集群，其中该多个无引线表面安装电触点的至少一部分电耦合到管芯，并且其中第一集群的电触点被布置为第一带，该第一带具有沿着封装主体的宽度尺寸的主要尺寸和沿着封装主体的长度的次要尺寸。在示例12中，示例11的主题任选地包括，其中第一带的主要尺寸是次要尺寸的长度的至少两倍。在示例13中，示例11-12中任一项或多项的主题任选地包括，其中第一带的主要尺寸是宽度尺寸的至少85％。在示例14中，示例11-13中的任何一个或多个的主题可选地包括，其中，第一带的电触点被布置为行和列的电触点的阵列，其中，阵列包括次要尺寸中的至少三列。在示例15中，示例11-14中的任何一个或多个的主题可选地包括，其中封装主体在第一集群和第二集群之间的底表面上没有电触点。在示例16中，示例11-15中的任何一个或多个的主题可选地包括：在顶表面上的第二多个无引线表面安装电触点，包括位于第一端附近的第三触点集群和位于第二端附近的第四触点集群，其中第二多个无引线表面安装电触点的至少一部分电耦合到管芯。在示例17中，示例16的主题可选地包括，其中封装主体在第三集群和第四集群之间的顶表面上没有电触点。在示例18中，示例11-17中的任何一个或多个的主题可选地包括，其中电触点是球栅阵列BGA触点。在示例19中，示例11-18中的任何一个或多个的主题可选地包括，其中电触点是受控塌陷芯片连接C4触点。示例20是用于封装集成电路IC的方法，包括：用封装主体封装IC管芯，该封装主体限定顶表面和底表面，并且具有顶表面和底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中长度尺寸至少是宽度尺寸的1.5倍，并包括第一端和第二端；以及在底表面上布置多个无引线表面安装电触点，包括位于第一端附近的第一触点集群和位于第二端附近的第二触点集群，其中该多个无引线表面安装电触点的至少一部分电耦合到管芯。在示例21中，示例20的主题可选地包括，其中第一集群的电触点被布置为第一带，该第一带具有沿着封装主体的宽度尺寸的主要尺寸和沿着封装主体的长度的次要尺寸。在示例22中，示例21的主题任选地包括其中第一带的主要尺寸是次要尺寸的长度的至少两倍。在示例23中，示例21-22中任一项或多项的主题任选地包括，其中第一带的主要尺寸是宽度尺寸的至少85％。在示例24中，示例21-23中的任何一个或多个的主题可选地包括，其中，第一带的电触点被布置为行和列的电触点的阵列，其中，阵列包括次要尺寸中的至少三列。在示例25中，示例20-24中的任何一个或多个的主题可选地包括，其中封装主体在第一集群和第二集群之间的底表面上没有电触点。在示例26中，示例20-25中的任何一个或多个的主题可选地包括：在顶表面上的第二多个无引线表面安装电触点，包括位于第一端附近的第三触点集群和位于第二端附近的第四触点集群，其中第二多个无引线表面安装电触点的至少一部分电耦合到管芯。在示例27中，示例26的主题可选地包括，其中封装主体在第三集群和第四集群之间的顶表面上没有电触点。在示例28中，示例20-27中的任何一个或多个的主题可选地包括，其中电触点是球栅阵列BGA触点。在示例29中，示例20-28中的任何一个或多个的主题可选地包括，其中电触点是受控塌陷芯片连接C4触点。示例30是用于封装集成电路IC的方法，包括：用封装主体封装IC管芯，该封装主体限定顶表面和底表面，并且具有顶表面和底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中长度尺寸包括第一端和第二端；以及在底表面上布置多个无引线表面安装电触点，包括位于第一端附近的第一触点集群和位于第二端附近的第二触点集群，其中该多个无引线表面安装电触点的至少一部分电耦合到管芯，并且其中第一集群的电触点被布置为第一带，该第一带具有沿着封装主体的宽度尺寸的主要尺寸和沿着封装主体的长度的次要尺寸。在示例31中，示例30的主题任选地包括，其中第一带的主要尺寸是次要尺寸的长度的至少两倍。在示例32中，示例30-31中任一项或多项的主题任选地包括，其中第一带的主要尺寸是宽度尺寸的至少85％。在示例33中，示例30-32中的任何一个或多个的主题可选地包括，其中，第一带的电触点被布置为行和列的电触点的阵列，其中，阵列包括次要尺寸中的至少三列。在示例34中，示例30-33中的任何一个或多个的主题可选地包括，其中封装主体在第一集群和第二集群之间的底表面上没有电触点。在示例35中，示例30-34中的任何一个或多个的主题可选地包括：在顶表面上的第二多个无引线表面安装电触点，包括位于第一端附近的第三触点集群和位于第二端附近的第四触点集群，其中第二多个无引线表面安装电触点的至少一部分电耦合到管芯。在示例36中，示例35的主题可选地包括，其中封装主体在第三集群和第四集群之间的顶表面上没有电触点。在示例37中，示例30-36中的任何一个或多个的主题可选地包括，其中电触点是球栅阵列BGA触点。在示例38中，示例30-37中的任何一个或多个的主题可选地包括，其中电触点是受控塌陷芯片连接C4触点。示例39是一种集成电路，包括：用于封装IC管芯的封装装置，该封装装置限定顶表面和底表面，并且具有顶表面和底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中长度尺寸至少是宽度尺寸的1.5倍，并且包括第一端和第二端；以及触点装置，该触点装置从封装装置的外部与IC管芯电连接，所述触点装置包括位于第一端附近的第一集群和位于第二端附近的第二集群。在示例40中，示例39的主题可选地包括，其中第一集群被布置为第一带，该第一带具有沿着封装主体的宽度尺寸的主要尺寸和沿着封装主体的长度的次要尺寸。在示例41中，示例40的主题任选地包括，其中第一带的主要尺寸是次要尺寸的长度的至少两倍。在示例42中，示例40-41中任一项或多项的主题任选地包括，其中第一带的主要尺寸是宽度尺寸的至少85％。在示例43中，示例40-42中的任何一个或多个的主题可选地包括，其中，第一带被布置为行和列的电触点装置的阵列，其中，阵列包括次要尺寸中的至少三列。在示例44中，示例39-43中的任何一个或多个的主题可选地包括，其中封装装置在第一集群和第二集群之间的底表面上没有触点装置。示例45是一种集成电路，包括：用于封装IC管芯的封装装置，该封装装置具有封装主体，该封装主体限定顶表面和底表面，并且具有在顶表面和底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中长度尺寸包括第一端和第二端；以及底表面上的触点装置，包括位于第一端附近的第一集群和位于第二端附近的第二集群，其中触点装置的至少一部分电耦合到管芯，并且其中第一集群被布置为第一带，该第一带具有沿着封装主体的宽度尺寸的主要尺寸和沿着封装主体的长度的次要尺寸。在示例46中，示例45的主题任选地包括，其中第一带的主要尺寸是次要尺寸的长度的至少两倍。在示例47中，示例45-46中任一项或多项的主题任选地包括，其中第一带的主要尺寸是宽度尺寸的至少85％。在示例48中，示例45-47中的任何一个或多个的主题可选地包括，其中，第一带被布置为行和列的电触点的阵列，其中，阵列包括次要尺寸中的至少三列。在示例49中，示例45-48中的任何一个或多个的主题可选地包括，其中封装主体在第一集群和第二集群之间的底表面上没有电触点。在示例50中，示例45-49中的任何一个或多个的主题可选地包括：在顶表面上的第二触点装置，包括位于第一端附近的第三集群和位于第二端附近的第四集群，其中第二触点装置的至少一部分电耦合到管芯。在示例51中，示例50的主题可选地包括，其中封装主体在第三集群和第四集群之间的顶表面上没有电触点。以上的详细描述包括对附图的参照，这些附图形成了详细描述的一部分。所述附图以图示的方式示出了可以被实践的具体实施例。这些实施例在此也被称为“示例”。这类示例可以包括除了所示出或所描述的那些要素之外的要素。然而，还设想了包括所示出或所描述的要素的示例。此外，或者针对本文中所示出或所描述的具体示例或者其一个或多个方面，或者针对本文中所示出或所描述的其他示例或者其一个或多个方面，还考虑到使用所示出或所描述的那些要素的任何组合或排列或者其一个或多个方面的示例。在本文档中提及的出版物、专利和专利文献通过引用而全部内容结合在此，如同通过引用而单独合并。在本文档与通过引用并于此的那些文档之间的不一致的使用的情况下，在并入的多个参考文献中的使用是对本文档的使用的补充；对于不可协调的不一致，以本文档中的用法为准。在本文档中，如在专利文档中是普遍的，术语“一个a”或“一个an”被用于包括一个或多个，独立于“至少一个”或者“一个或多个”的任何其他实例或用法。在本文中，除非另外指明，否则术语“或“被用来指非排他性的“或”，使得“A或B”包括“A但非B”、“B但非A”以及“A和B”。在所附权利要求中，术语“包括including”和“其中inwhich”被用作相应的术语“包括comprising”和“其中wherein”的简明英语对等词。此外，在以下权利要求书中，术语“包括including”和“包括comprising”是开放式的，即，除在权利要求中列在此类术语之后的那些元素外还包括元素的系统、设备、物品或过程仍被视为落入该权利要求的范围内。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并且不旨在对其对象强加数字要求。以上说明旨在是说明性而非限制性的。例如，以上所描述的示例或者其一个或多个方面可以互相结合使用。如本领域的普通技术人员在审阅上述说明后可以使用其他实施例。本摘要用于允许读者快速确定本技术公开的性质。提交该摘要，并且理解该摘要将不用于解释或限制权利要求书的范围或含义。而且，在以上具体实施方式中，可以将各个特征分组在一起以便精简本公开。然而，权利要求书可以不对本文中公开的每一个特征进行阐述，并且实施例就可以表征所述特征的子集。进一步地，实施例可以包括相比在特定示例中公开的那些特征更少的特征。因此，据此将权利要求书结合到具体实施方式中，权利要求独立地代表单独的实施例。本文中所公开的实施例的范围应当参考所附权利要求书、连同这样的权利要求书有权获得的等效物的全部范围来确定。

权利要求：1.一种具有矩形形状因子的封装集成电路IC，所述IC包括：IC管芯；封装主体，所述封装主体封装所述IC管芯，所述封装主体限定顶表面和底表面，并且具有所述顶表面和所述底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中所述长度尺寸至少是所述宽度尺寸的1.5倍，并且包括第一端和第二端；以及底表面上的多个无引线表面安装电触点，包括位于所述第一端附近的第一触点集群和位于所述第二端附近的第二触点集群，其中所述多个无引线表面安装电触点的至少一部分电耦合到所述管芯。2.如权利要求1所述的封装IC，其特征在于，所述第一集群的电触点被布置为第一带，所述第一带具有沿着所述封装主体的所述宽度尺寸的主要尺寸和沿着所述封装主体的所述长度的次要尺寸。3.如权利要求2所述的封装IC，其特征在于，所述第一带的所述主要尺寸是所述次要尺寸的长度的至少两倍。4.如权利要求2所述的封装IC，其特征在于，所述第一带的所述主要尺寸是所述宽度尺寸的至少85％。5.如权利要求2所述的封装IC，其特征在于，所述第一带的所述电触点被布置为行和列的电触点的阵列，其中所述阵列包括所述次要尺寸中的至少三列。6.如权利要求1所述的封装IC，其特征在于，所述封装主体在所述第一集群和所述第二集群之间的所述底表面上没有电触点。7.如权利要求1所述的封装IC，进一步地包括：在所述顶表面上的第二多个无引线表面安装电触点，包括位于所述第一端附近的第三触点集群和位于所述第二端附近的第四触点集群，其中所述第二多个无引线表面安装电触点的至少一部分电耦合到所述管芯。8.如权利要求7所述的封装IC，其特征在于，所述封装主体在所述第三集群和所述第四集群之间的顶表面上没有电触点。9.如权利要求1所述的封装IC，其特征在于，所述电触点是球栅阵列BGA触点。10.如权利要求1所述的封装IC，其特征在于，所述电触点是受控塌陷芯片连接C4触点。11.一种封装集成电路IC，包括：IC管芯；封装主体，所述封装主体封装所述IC管芯，所述封装主体限定顶表面和底表面，并且具有所述顶表面和所述底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中所述长度尺寸包括第一端和第二端；以及底表面上的多个无引线表面安装电触点，包括位于所述第一端附近的第一触点集群和位于所述第二端附近的第二触点集群，其中所述多个无引线表面安装电触点的至少一部分电耦合到所述管芯，并且其中所述第一集群的电触点被布置为第一带，所述第一带具有沿着所述封装主体的所述宽度尺寸的主要尺寸和沿着所述封装主体的所述长度的次要尺寸。12.如权利要求11所述的封装IC，其特征在于，所述第一带的所述主要尺寸是所述次要尺寸的长度的至少两倍。13.如权利要求11所述的封装IC，其特征在于，所述第一带的所述主要尺寸是所述宽度尺寸的至少85％。14.如权利要求11所述的封装IC，其特征在于，所述第一带的所述电触点被布置为行和列的电触点的阵列，其中所述阵列包括所述次要尺寸中的至少三列。15.如权利要求11所述的封装IC，其特征在于，所述封装主体在所述第一集群和所述第二集群之间的底表面上没有电触点。16.如权利要求11所述的封装IC，进一步地包括：在所述顶表面上的第二多个无引线表面安装电触点，包括位于所述第一端附近的第三触点集群和位于所述第二端附近的第四触点集群，其中所述第二多个无引线表面安装电触点的至少一部分电耦合到所述管芯。17.如权利要求16所述的封装IC，其特征在于，所述封装主体在所述第三集群和所述第四集群之间的顶表面上没有电触点。18.如权利要求11所述的封装IC，其特征在于，所述电触点是球栅阵列BGA触点。19.如权利要求11所述的封装IC，其特征在于，所述电触点是受控塌陷芯片连接C4触点。20.一种用于封装集成电路IC的方法，包括：用封装主体封装IC管芯，所述封装主体限定顶表面和底表面，并且具有所述顶表面和所述底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中所述长度尺寸至少是所述宽度尺寸的1.5倍，并且包括第一端和第二端；以及在所述底表面上布置多个无引线表面安装电触点，包括位于所述第一端附近的第一触点集群和位于所述第二端附近的第二触点集群，其中所述多个无引线表面安装电触点的至少一部分电耦合到所述管芯。21.如权利要求20所述的方法，其特征在于，所述第一集群的电触点被布置为第一带，所述第一带具有沿着所述封装主体的所述宽度尺寸的主要尺寸和沿着所述封装主体的所述长度的次要尺寸。22.如权利要求20所述的方法，其特征在于，所述封装主体在所述第一集群和所述第二集群之间的所述底表面上没有电触点。23.一种用于封装集成电路IC的方法，包括：用封装主体封装IC管芯，所述封装主体限定顶表面和底表面，并且具有所述顶表面和所述底表面之间的厚度尺寸、长度尺寸和宽度尺寸，其中所述长度尺寸包括第一端和第二端；以及在所述底表面上布置多个无引线表面安装电触点，包括位于所述第一端附近的第一触点集群和位于所述第二端附近的第二触点集群，其中所述多个无引线表面安装电触点的至少一部分电耦合到所述管芯，并且其中所述第一集群的电触点被布置为第一带，所述第一带具有沿着所述封装主体的所述宽度尺寸的主要尺寸和沿着所述封装主体的所述长度的次要尺寸。24.如权利要求23所述的方法，其特征在于，所述第一带的所述主要尺寸是所述次要尺寸的长度的至少两倍。25.如权利要求23所述的方法，进一步地包括：在所述顶表面上的第二多个无引线表面安装电触点，包括位于所述第一端附近的第三触点集群和位于所述第二端附近的第四触点集群，其中所述第二多个无引线表面安装电触点的至少一部分电耦合到所述管芯。

百度查询： 英特尔公司 具有矩形纵横比的集成电路封装

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD