申请/专利权人：华南理工大学

申请日：2020-07-30

公开（公告）日：2024-03-29

公开（公告）号：CN111831607B

主分类号：G06F15/78

分类号：G06F15/78

优先权：

专利状态码：有效-授权

法律状态：2024.03.29#授权;2020.11.13#实质审查的生效;2020.10.27#公开

摘要：本发明公开了一种水声通信多核数字信号处理电路板。所述电路板包括OMAP‑L138处理器、FPGA处理器、DDR2数据存储电路、NandFlash程序存储电路、电源供电电路、温度检测电路、电源电压检测电路和串行配置存储电路。上述各电路模块均置于电路板中。本发明采用OMAP‑L138处理器和FPGA处理器，OMAP‑L138内含一个ARM9核和DSP核C6748，ARM核用于移植Linux系统，运行水声通信的网络协议，数据经过双核通信与DSP核进行传输，DSP核主要对数据进行调制和解调数字信号处理，再交由FPGA进行传输，FPGA则是并行发送调制数据和并行接收采集回来的数据。

主权项：1.一种水声通信多核数字信号处理电路板，其特征在于，包括OMAP-L138处理器、FPGA处理器、DDR2数据存储电路、NandFlash程序存储电路、电源供电电路、温度检测电路、电源电压检测电路和串行配置存储电路；所述OMAP-L138处理器，包括ARM核和DSP核；所述ARM核用于移植Linux系统，运行网络协议；所述DSP核用于运行调制和解调的数字信号处理算法；所述FPGA处理器用于与OMAP-L138处理器的DSP核进行数据交换，传输调制数据和接收采集到的数据；所述DDR2数据存储电路用于缓冲OMAP-L138处理器的DSP核和ARM核运行程序时产生的数据；所述NandFlash程序存储电路用于存放Linux系统及存储DSP核固化程序；所述温度检测电路用来检测电路板的温度，防止过热；所述电源供电电路用于为OMAP-L138处理器、FPGA处理器、DDR2数据存储电路、NandFlash程序存储电路、温度检测电路、电源电压检测电路和串行配置存储电路提供电源；所述电源电压检测电路则是检测供电电路的情况，进行电源管理；所述串行配置存储电路用于存放FPGA处理器的配置信息和固化程序；所述DDR2数据存储电路中包括芯片MT47H128M16U1以及各种不同取值的排阻、电阻和电容；所述电阻包括第一电阻R1到第十七电阻R17；所述电容包括第一电容C1到第十三电容C13；所述排阻包括第一排阻PR1到第八排阻PR8；DDR2数据存储电路用来缓冲DSP核采集的数据、缓冲DSP核运行算法时产生的数据和ARM核运行程序时产生的数据；芯片MT47H128M16U1的VDD1到VDD5引脚、VDDQ1到VDDQ10引脚和VDDL引脚连接至VCC-1V8D；第三电阻R3与第一电容C1并联，一端连接至VCC-1V8D，另一端连接至芯片MT47H128M16U1的VREF引脚；第六电阻R6与第二电容C2并联，一段连接至DGND，另一端连接至芯片MT47H128M16U1的VREF引脚；第一电阻R1一端连接芯片MT47H128M16U1的BA0引脚，另一端连接CPU-DDR-BA0；第二电阻R2一端连接芯片MT47H128M16U1的BA1引脚，另一端连接CPU-DDR-BA1；第四电阻R4一端连接芯片MT47H128M16U1的BA2引脚，另一端连接CPU-DDR-BA2；第五电阻R5一端连接芯片MT47H128M16U1的ODT引脚，另一端连接DGND；第七电阻R7一端连接芯片MT47H128M16U1的CSn引脚，另一端连接CPU-DDR-CSn；第八电阻R8一端连接芯片MT47H128M16U1的CASn引脚，另一端连接CPU-DDR-CASn；第九电阻R9一端连接芯片MT47H128M16U1的RASn引脚，另一端连接CPU-DDR-RASn；第十电阻R10一端连接芯片MT47H128M16U1的WEn引脚，另一端连接CPU-DDR-Wen；第十一电阻R11一端连接芯片MT47H128M16U1的CKE引脚，另一端连接CPU-DDR-CKE；第一排阻PR1一端的四个引脚分别连接芯片MT47H128M16U1的A0、A1、A2和A3引脚，另一端的四个引脚分别连接CPU-DDR-A0、CPU-DDR-A1、CPU-DDR-A2和CPU-DDR-A3；第二排阻PR2一端的四个引脚分别连接芯片MT47H128M16U1的A4、A5、A6和A7引脚，另一端的四个引脚分别连接CPU-DDR-A4、CPU-DDR-A5、CPU-DDR-A6和CPU-DDR-A7；第三排阻PR3一端的四个引脚分别连接芯片MT47H128M16U1的A8、A9、A10和A11引脚，另一端的四个引脚分别连接CPU-DDR-A8、CPU-DDR-A9、CPU-DDR-A10和CPU-DDR-A11；第四排阻PR4一端的前两个引脚分别连接芯片MT47H128M16U1的A12和A13引脚，另一端的前两个引脚分别连接CPU-DDR-A12和CPU-DDR-A13；第十二电阻R12一端连接芯片MT47H128M16U1的CK引脚，另一端连接CPU-DDR-CLK-P；第十三电阻R13一端连接芯片MT47H128M16U1的CKn引脚，另一端连接CPU-DDR-CLK-N；第十四电阻R14一端连接芯片MT47H128M16U1的UDQS引脚，另一端连接CPU-DDR-DQS1；第十五电阻R15一端连接芯片MT47H128M16U1的LDQS引脚，另一端连接CPU-DDR-DQS0；第十六电阻R16一端连接芯片MT47H128M16U1的UDM引脚，另一端连接CPU-DDR-DQM1；第十七电阻R17一端连接芯片MT47H128M16U1的LDM引脚，另一端连接CPU-DDR-DQM0；芯片MT47H128M16U1的VSSQ1到VSSQ10引脚、VSS1到VSS5引脚和VSSDL引脚连接至DGND；第五排阻PR5一端的四个引脚分别连接芯片MT47H128M16U1的DQ0、DQ1、DQ2和DQ3引脚，另一端的四个引脚分别连接CPU-DDR-DQ0、CPU-DDR-DQ1、CPU-DDR-DQ2和CPU-DDR-DQ3；第六排阻PR6一端的四个引脚分别连接芯片MT47H128M16U1的DQ4、DQ5、DQ6和DQ7引脚，另一端的四个引脚分别连接CPU-DDR-DQ4、CPU-DDR-DQ5、CPU-DDR-DQ6和CPU-DDR-DQ7；第七排阻PR7一端的四个引脚分别连接芯片MT47H128M16U1的DQ8、DQ9、DQ10和DQ11引脚，另一端的四个引脚分别连接CPU-DDR-DQ8、CPU-DDR-DQ9、CPU-DDR-DQ10和CPU-DDR-DQ11；第八排阻PR8一端的前两个引脚分别连接芯片MT47H128M16U1的DQ12、DQ13、DQ14和DQ15引脚，另一端的前两个引脚分别连接CPU-DDR-DQ12、CPU-DDR-DQ13、CPU-DDR-DQ14和CPU-DDR-DQ15；第三电容C3到第十三电容C13一共11个电容一起并联，第三电容C3的一端连接至VCC-1V8D，另一端连接至DGND；所述NandFlash程序存储电路包括NandFlash芯片MT29F4G08ABAU2、第一电感L1以及各种不同取值的电阻和电容；所述电阻包括第十八电阻R18到第二十二电阻R22；所述电容包括第十四电容C14到第十七电容C17；第一电感L1一端连接VCC-3V3D，另一端连接VCC-3V3AFLA；第十四电容C14～第十七电容C17并联，第十四电容C14的一端连接至VCC-3V3AFLA，另一端连接至DGND；芯片MT29F4G08ABAU2的VCC引脚连接至VCC-3V3AFLA；第十八电阻R18一端连接至VCC-3V3AFLA，另一端连接至EMA-CSn和芯片MT29F4G08ABAU2的CE引脚；第十九电阻R19一端连接至VCC-3V3AFLA，另一端连接至EMA-OEn和芯片MT29F4G08ABAU2的RE引脚；第二十电阻R20一端连接至VCC-3V3AFLA，另一端连接至EMA-WEn和芯片MT29F4G08ABAU2的WE引脚；第二十一电阻R21一端连接至VCC-3V3AFLA，另一端连接至芯片MT29F4G08ABAU2的WP引脚；第二十二电阻R22一端连接至VCC-3V3AFLA，另一端连接至EMA-WAIT0和芯片MT29F4G08ABAU2的RB引脚；EMA-A2连接至芯片MT29F4G08ABAU2的CLE引脚；EMA-A1连接至芯片MT29F4G08ABAU2的ALE引脚；芯片MT29F4G08ABAU2的IO0到IO7引脚分别连接至EDA-D0到EDA-D7；芯片MT29F4G08ABAU2的VSS引脚连接至DGND；所述串行配置存储电路包括芯片EPCS16SI8NU6、第十电感L10以及各种不同取值的电阻和电容；所述电阻包括第七十七电阻R77和第七十八电阻R78；所述电容包括第四十七电容C47和第四十八电容C48；串行配置存储电路用于存储FPGA的配置信息和程序；第四十七电容C47和第四十八电容C48并联，第四十七电容C47一端连接芯片EPCS16SI8NU6的VCC引脚，第四十七电容C47另一端连接至DGND；第十电感L10一端连接芯片EPCS16SI8NU6的VCC引脚，另一端连接VCC-3V3D；芯片EPCS16SI8NU6的GND引脚连接至GND；第七十七电阻R77一端连接芯片EPCS16SI8NU6的DATA引脚，另一端连接至DATA；第七十八电阻R78一端连接芯片EPCS16SI8NU6的DCLK引脚，另一端连接至DCLK；芯片EPCS16SI8NU6的nCS引脚连接至nCSO；芯片EPCS16SI8NU6的ASDI引脚连接至ASDO。

全文数据：

权利要求：

百度查询： 华南理工大学 一种水声通信多核数字信号处理电路板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD