申请/专利权人:北京雄新电力科技有限公司
申请日:2023-12-28
公开(公告)日:2024-04-02
公开(公告)号:CN117805567A
主分类号:G01R31/14
分类号:G01R31/14;G01R31/12
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.19#实质审查的生效;2024.04.02#公开
摘要:本发明属于电子电路技术领域,具体公开了一种基于FPGA的电缆局部放电模拟发生装置,通过FPGA处理器可生成相应的数字控制信号传输至DAC模块,通过DAC模块可将数字控制信号转换为模拟控制信号,并将模拟控制信号传输至RC电路,通过RC电路可接收模拟控制信号进行脉冲生成处理,最终输出相应的局部放电模拟信号至高压电缆,实现高压电缆的局部放电缺陷模拟。本发明可直接连接高压电缆进行局部放电缺陷模拟,且保证局部放电特征参数可控,模拟实验结果可复现,有利于电缆局部放电模拟实验数据的保存及再分析。
主权项:1.一种基于FPGA的电缆局部放电模拟发生装置,其特征在于,包括依次连接的FPGA处理器、DAC模块和RC电路,所述FPGA处理器用于生成数字控制信号,并将数字控制信号传输至DAC模块,所述DAC模块用于接收数字控制信号,并将数字控制信号转换为模拟控制信号,并将模拟控制信号传输至RC电路,所述RC电路用于接收模拟控制信号,并输出局部放电模拟信号至高压电缆。
全文数据:
权利要求:
百度查询: 北京雄新电力科技有限公司 一种基于FPGA的电缆局部放电模拟发生装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。