申请/专利权人：北京象帝先计算技术有限公司

申请日：2024-03-07

公开（公告）日：2024-04-09

公开（公告）号：CN117851312A

主分类号：G06F13/28

分类号：G06F13/28

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.26#实质审查的生效;2024.04.09#公开

摘要：本公开提供一种数据读取系统、电子组件、电子设备及数据读取方法，该方法包括：在接收到任一DMA通道发送的AXI读请求后，将请求相关信息存入该DMA通道对应的第一存储单元，该请求相关信息用于表征AXI读请求未处理完毕；将AXI读请求发送给从机；将从机返回的请求结果存入第二FIFO；根据目标请求结果的目标请求ID，从目标请求ID对应的第一存储单元中清除或读取出目标请求ID对应的请求相关信息，并从第二FIFO中读取出目标请求结果，将目标请求结果发送给相应DMA通道的下游模块；其中，目标请求结果是未读取的请求结果中最早被DMA接收到的请求结果。本公开将AXI总线协议与DMA有效结合，使得DMA同时兼具乱序传输和按序传输的能力。

主权项：1.一种数据读取系统，所述系统包括DMA，所述DMA包括：多个第一存储单元、第二FIFO及控制电路；所述控制电路被配置为在接收到任一DMA通道发送的AXI读请求后，将请求相关信息存入该DMA通道对应的所述第一存储单元，所述请求相关信息用于表征所述AXI读请求未处理完毕，不同DMA通道发送的AXI读请求具有不同的请求ID；将所述AXI读请求发送给从机；将从机返回的请求结果存入所述第二FIFO；所述控制电路还被配置为根据目标请求结果的目标请求ID，从所述目标请求ID对应的第一存储单元中清除或读取出所述目标请求ID对应的请求相关信息，并从所述第二FIFO中读取出所述目标请求结果，将所述目标请求结果发送给相应DMA通道的下游模块；其中，所述目标请求结果是未读取的请求结果中最早被接收到的请求结果。

全文数据：

权利要求：

百度查询： 北京象帝先计算技术有限公司 数据读取系统、电子组件、电子设备及数据读取方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD