申请/专利权人：三星电子株式会社

申请日：2018-01-22

公开（公告）日：2024-04-09

公开（公告）号：CN108346661B

主分类号：H10B12/00

分类号：H10B12/00;H01L23/64

优先权：["20170124 KR 10-2017-0010941"]

专利状态码：有效-授权

法律状态：2024.04.09#授权;2020.02.21#实质审查的生效;2018.07.31#公开

摘要：提供一种半导体器件。该半导体器件包括：衬底；第一结构和第二结构，在衬底上在第一方向上彼此间隔开，第一结构包括第一下电极，并且第二结构包括第二下电极；第一支撑物图案，设置在衬底上以支撑第一结构和第二结构，并包括第一区域和第二区域，第一区域暴露第一结构和第二结构的侧壁的部分，第二区域覆盖所述侧壁的其余部分；以及第二支撑图案，设置在第一支撑图案上以支撑第一结构和第二结构，第二支撑物图案包括第三区域和第四区域，第三区域配置为暴露第一结构和第二结构的侧壁的部分，第四区域覆盖所述侧壁的其余部分。

主权项：1.一种半导体器件，包括：衬底；第一结构，设置在所述衬底上并包括第一下电极；第二结构，在所述衬底上在第一方向上与所述第一结构间隔开，并包括第二下电极；第三结构，在所述衬底上在与所述第一方向不同的第二方向上与所述第一结构间隔开，并包括第三下电极；第一支撑物图案，设置在所述衬底上以支撑所述第一结构至所述第三结构，所述第一支撑物图案限定第一开口，该第一开口暴露所述第一结构至所述第三结构中的每个的侧壁；以及第二支撑物图案，设置在所述第一支撑物图案上以支撑所述第一结构至所述第三结构，所述第二支撑物图案限定第二开口，该第二开口暴露所述第一结构至所述第三结构中的每个的侧壁，其中所述第一开口包括连接所述第一结构和所述第二结构的第一侧壁、连接所述第二结构和所述第三结构的第二侧壁以及连接所述第三结构和所述第一结构的第三侧壁，其中所述第一侧壁至所述第三侧壁中的每个为曲面，并且其中所述第一开口的第一宽度小于所述第二开口的第二宽度。

全文数据：半导体器件技术领域[0001]与示范性实施方式一致的方法和装置涉及一种半导体器件。背景技术[0002]近来，由于存储器产品的集成根据半导体工艺技术的进步而加速，其单位单元面积已经显著减小，并且其操作电压己经降低。例如，根据半导体器件的增大的集成度，半导体器件诸如动态随机存取存储器DRAM必须在减小由半导体器件占据的面积的同时保持或增大需要的电容。随着所要求的电容增大，圆柱形下电极的高宽比变得非常大。因此，出现了在电介质沉积之前圆柱形下电极倒塌或破裂的问题。发明内容[0003]本发明构思的示范性实施方式提供一种半导体器件，其能够通过允许顶部支撑物图案的开口区域openregion的尺寸大于中间支撑物图案的开口区域的尺寸而有效地支撑下电极。[0004]根据一示范性实施方式的一方面，提供一种半导体器件，该半导体器件包括:衬底;第一结构和第二结构，在衬底上在第一方向上彼此间隔开，第一结构包括第一下电极并且第二结构包括第二下电极;第一支撑物图案，设置在衬底上以支撑第一结构和第二结构，并包括第一区域和第二区域，该第一区域暴露第一结构的第一侧壁和第二结构的第二侧壁的第一部分，该第二区域覆盖第一侧壁和第二侧壁的第二部分；以及第二支撑物图案，设置在第一支撑物图案上以支撑第一结构和第二结构，第二支撑物图案包括第三区域和第四区域，该第三区域配置为暴露第一侧壁和第二侧壁的第三部分，该第四区域覆盖第一侧壁和第二侧壁的第四部分，其中第一支撑物图案的第一区域的第一宽度小于第二支撑物图案的第三区域的第二宽度。[0005]根据另一示范性实施方式的一方面，提供一种半导体器件，该半导体器件包括:衬底;第一结构，设置在衬底上并包括第一下电极;第二结构，在衬底上在第一方向上与第一结构间隔开并包括第二下电极;第三结构，在衬底上在与第一方向不同的第二方向上与第一结构间隔开并包括第三下电极;第一支撑物图案，设置在衬底上以支撑第一结构、第二结构和第三结构，第一支撑物图案包括第一区域和第二区域，该第一区域暴露第一结构、第二结构和第三结构的侧壁的第一部分，该第二区域覆盖第一结构、第二结构和第三结构的侧壁的第二部分；以及第二支撑物图案，设置在第一支撑物图案上以支撑第一结构、第二结构和第三结构，第二支撑物图案包括第三区域和第四区域，该第三区域暴露第一结构、第二结构和第三结构的侧壁的第三部分，该第四区域覆盖第一结构、第二结构和第三结构的侧壁的第四部分，并且第二支撑物图案包含与第一支撑物图案不同的材料，其中设置在第一结构与第二结构之间的第一支撑物图案侧壁的第一长度不同于设置在第一结构与第二结构之间的第二支撑物图案侧壁的第二长度。[0006]根据另一示范性实施方式的一方面，提供一种半导体器件，该半导体器件包括:衬底;在衬底上彼此间隔开的第一结构、第二结构和苐三结构，第一结构包拈弟一卜电极，第二结构包括第二下电极，第三结构包括第三下电极;第一支撑物图案，设置在衬底上以支撑第一结构、第二结构和第三结构，第一支撑物图案包括暴露第一结构、第二结构和第三结构的侧壁的第一部分的第一区域；以及第二支撑物图案，设置在第一支撑物图案上以支撑第一结构、第二结构和第三结构，第二支撑物图案包括暴露第一结构、第二结构和第三结构的侧壁的第二部分的第二区域，并且第二支撑物图案包含与第一支撑物图案不同的材料，其中第一支撑物图案的第一区域的第一宽度小于第二支撑物图案的第二区域的第二宽度。附图说明[0007]通过参照附图详细描述示范性实施方式，以上和其它的方面将变得更加明显，附m巾：[0008]图1是示出根据一示范性实施方式的半导体器件的中间支撑物图案的视图；[0009]图2是示出根据一示范性实施方式的半导体器件的顶部支撑物图案的视图；[0010]图3是沿着图1和图2的线A-A’和B-B’截取的剖面图；[0011]图4至图12是示出根据一示范性实施方式的制造半导体器件的方法的中间视图；[0012]图13是根据另一示范性实施方式的半导体器件的剖面图；[0013]图14是根据另一示范性实施方式的半导体器件的剖面图；[0014]图15是示出根据另一示范性实施方式的半导体器件的中间支撑物图案的视图；[0015]图16是示出根据另一示范性实施方式的半导体器件的顶部支撑物图案的视图；[0016]图17是示出根据另一示范性实施方式的半导体器件的中间支撑物图案的视图；[0017]图18是示出根据另一示范性实施方式的半导体器件的顶部支撑物图案的视图；[0018]图19是示出根据另一示范性实施方式的半导体器件的中间支撑物图案的视图；以及[0019]图20是示出根据另一示范性实施方式的半导体器件的顶部支撑物图案的视图。具体实施方式[0020]除非另外地限定，否则这里使用的所有术语包括技术术语和科学术语的含义与本领域普通技术人员通常理解的含义相同。还将理解的是，术语诸如在通用词典中定义的那些术语应当被解释为具有与它们在相关领域和本公开的背景中的含义一致的含义，而不应被解释为理想化或过度形式化的意义，除非这里明确地如此限定。[0021]在下文，将参照图1至图3描述与一个或更多个示范性实施方式一致的半导体器件的方面。[0022]图1是用于示出根据一示范性实施方式的半导体器件的中间支撑物图案的视图。图2是用于示出根据一示范性实施方式的半导体器件的顶部支撑物图案的视图。图3是沿着图1和图2的线A-A’和B-B’截取的剖面图。[0023]参照图1至图3,半导体器件1包括衬底100、层间绝缘膜110、接触插塞120、抗蚀刻膜202、第一支撑物图案220、第二支撑物图案240、下电极26〇、电容器电介质膜270以及上电极280。[0024]参照图1和图2,半导体器件1可以包括彼此间隔开的多个结构。例如，第一结构S1和第二结构S2可以在第一方向DR1上彼此间隔开。此外，第三结构S3可以设置为在第二方向DR2上与第一结构S1间隔开。[0025]由第一方向DR1和第二方向DR2形成的第一角度01可以是锐角。例如，由第一方向DR1和第二方向DR2形成的角度01可以是60°。在这种情况下，所述结构可以布置在蜂窝形六边形的顶点和中心处。[0026]由第二方向DR2和第三方向DR3形成的第二角度02可以是锐角。第一角度01和第二角度92之和可以是90°。换句话说，第一方向DR1和第三方向DR3可以是垂直的。[0027]尽管在图1和图2中示出各结构以相等的距离彼此间隔开，但是示范性实施方式不限于此。也就是，在一些另外的示范性实施方式中，各结构之间的间隔距离中的至少一个可以是不同的。[0028]第一结构至第三结构S1、S2和S3中的每个可以包括沿着该结构的内壁设置的下电极260例如第一下电极、第二下电极和第三下电极）、设置在下电极260上的电容器电介质膜（图3的270,例如第一电容器电介质膜或第二电容器电介质膜）、以及设置在电容器电介质膜（图3的270上的上电极图3的280。但是，在图1和图2中，为了便于说明，电容器电介质膜图3的270和上电极（图3的280被省略。[0029]多个支撑物图案可以支撑相应结构。具体地，参照图1，中间支撑物图案也就是第一支撑物图案22〇可以设置在衬底100上以支撑第一结构至第三结构S1、S2和S3。此外，第一支撑物图案220可以包括暴露第一结构至第三结构S1、S2和S3中的每个的侧壁的一部分的第一区域R1以及围绕第一结构至第三结构S1、S2和S3的每个的侧壁的剩余部分的第二区域R2。因此，第一支撑物图案220可以支撑第一结构至第三结构S1、S2和S3。部分或部件可以被称为例如侧壁的第一部分、侧壁的第二部分、侧壁的第三部分、侧壁的第四部分、侧壁的第五部分、侧壁的第六部分等。此外，侧壁可以被称为第一侧壁、第二侧壁、第三侧壁、第四侧壁等。[0030]尽管在图1中示出第一支撑物图案220的第一区域R1仅形成在第一结构至第三结构S1、S2和S3之间，但是这是为了说明的方便，示范性实施方式不限于此。也就是，第一支撑物图案220的第一区域R1也可以形成在相邻的结构之间。[0031]第一支撑物图案220的第一区域R1可以具有圆形形状。具体地，第一支撑物图案22〇的第二区域R2的侧壁可以沿着具有圆形形状的第一假想圆形线VL1形成。然而，示范性实施方式不限于此。也就是，在一些另外的示范性实施方式中，第一支撑物图案220的第一区域R1可以具有例如矩形形状或平行四边形的形状。[0032]参照图2,顶部支撑物图案也就是第二支撑物图案240可以设置在第一支撑物图案220上以支撑第一结构至第三结构S1、S2和S3。此外，第二支撑物图案240可以包括暴露第一结构至第三结构S1、S2和S3中的每个的侧壁的一部分的第三区域R3以及围绕第一结构至第三结构S1、S2和S3的每个的侧壁的剩余部分的第四区域R4。因此，第二支撑物图案240可以支撑第一结构至第三结构SI、S2和S3。[0033]尽管在图2中示出第二支撑物图案240的第三区域R3仅形成在第一结构至第三结构S1、S2和S3之间，但是这是为了说明的方便，示范性实施方式不限于此。也就是，第二支撑物图案240的第三区域R3也可以形成在相邻的结构之间。[0034]第二支撑物图案240的第三区域R3可以具有圆形形状。具体地，第二支撑物图案240的第四区域R4的侧壁可以沿着具有圆形形状的第二假想圆形线VL2形成。然而，示范性实施方式不限于此。也就是，在一些另外的示范性实施方式中，第二支撑物图案240的第三区域R3可以具有例如矩形形状或平行四边形的形状。[0035]第一支撑物图案220和第二支撑物图案240包括不同的材料。例如，第一支撑物图案220可以包含SiCN，并且第二支撑物图案240可以包含SiN。[0036]在这种情况下，在分别蚀刻设置在衬底100与第一支撑物膜（图4的222之间并包含氧化物的第一模制膜图4的210和设置在第一支撑物膜图4的222与第二支撑物膜图4的24¾之间并包含氧化物的第二模制膜（图4的230的工艺中，包含SiN的第二支撑物膜图4的242的一部分可以被蚀刻。[0037]因此，第一支撑物图案220的第一区域R1的第一宽度wl被形成为小于第二支撑物图案240的第三区域R3的第二宽度w2。也就是，第一假想圆形线VL1的第一直径wl被形成为小于第二假想圆形线VL2的第二直径w2。[0038]结果，每个结构的由第一支撑物图案220围绕的部分增加，从而有效地支撑每个结构。[0039]形成支撑物图案从而具有第一宽度wl与第二宽度w2之间的差异，这是由于第二支撑物膜图4的24¾的材料不同于第一支撑物膜图4的M2的材料的事实。[0040]具体地，在形成支撑物图案的工艺中，首先，第二支撑物膜图4的242的开口区域可以使用掩模图案（图9的268以相对较小的尺寸形成，然后在蚀刻第二模制膜图4的230的工艺中，第二支撑物膜图4的242的开口区域的一部分可以被额外地蚀刻。[0041]随后，第一支撑物膜图4的222的开口区域可以使用掩模图案（图9的268以相对小的尺寸形成，然后在蚀刻第一模制膜（图4的210的工艺中，第一支撑物膜（图4的222的开口区域的一部分可以被额外地蚀刻。[0042]因此，第一支撑物图案22〇的第一区域R1的第一宽度wl被形成为小于第二支撑物图案240的第三区域R3的第二宽度w2。其细节将在后面描述。[0043]暴露到第一支撑物图案220的第一区域R1的相应结构S1、S2和S3之间的第一距离dl可以不同于暴露到第二支撑物图案240的第三区域R3的相应结构S1、S2和S3之间的第二距离d2。在这种情况下，例如，如图1和图2所示，第一距离dl可以大于第二距离d2。[0044]然而，示范性实施方式不限于此。也就是，在一些另外的示范性实施方式中，第一距离dl可以小于第二距离d2。此外，在一些另外的示范性实施方式中，第一距离虹可以基本上等于第二距离d2。[0045]设置在相应结构S1、S2和S3之间的第一支撑物图案220的侧壁的每个的第一长度L1可以不同于设置在相应结构S1、S2和S3之间的第二支撑物图案24〇的侧壁的每个的第二长度L2。在这种情况下，例如，如图1和图2所示，第二长度L2可以大于第一长度L1。然而，示范性实施方式不限于此。J[0046]参照图3,衬底100可以是基底板和外延层的叠层，但是示范性实施方式不限于此。也就是，在一些另外的示范性实施方式中，衬底100可以是硅衬底、镓砷化物衬底、硅锗衬底、陶瓷衬底、石英衬底、用于显示器的玻璃衬底以及绝缘体上半导体S〇i衬底当中的任何一种。在下文，桂衬底将作为示例来描述。衬底100可以是第一导电类型例如P型衬底，但是示范性实施方式不限于此。d[0047]尽管没有在附图中示出，但是用作位线或字线的栅电极可以设置在衬底100与下电极260之间。[0048]具体地，衬底100可以提供有单位有源区和元件隔离区。在这种情况下，一个单位有源区可以包括形成在其中的两个晶体管。[0049]所述两个晶体管可以包括:两个栅电极，形成为交叉单位有源区；第一源极漏极区，形成在所述两个栅电极之间的单位有源区中；以及第二源极漏极区，形成在每个栅电极与兀件隔1¾区之间。也就是，所述两个晶体管共用第一源极漏极区，而不共用第二源极漏极区。[0050]栅极绝缘膜可以沿着形成在衬底100中的沟槽的侧壁和底表面形成。栅极绝缘膜可以包含例如硅氧化物或具有比硅氧化物的介电常数高的介电常数的高电介质材料。[0051]栅电极可以形成为填充沟槽的一部分而不完全填充沟槽。也就是，每个栅电极可以具有凹陷形式。[0052]棚电极可以使用渗杂的多晶娃、铁氮化物TiN、组氮化物TaN、鹤氮化物WN、钛Ti、钽Ta和钨当中的任何一种形成。然而，示范性实施方式不限于此。[0053]盖图案可以形成在栅电极上以填充沟槽。盖图案可以包含绝缘材料，并且例如可以包括硅氧化物、硅氮化物和硅氮氧化物当中的至少一种。[0054]层间绝缘膜110可以形成在衬底100上。层间绝缘膜11〇可以包含硅氧化物、硅氮化物和硅氮氧化物当中的至少一种。层间绝缘膜110可以是单层或多层。[0055]层间绝缘膜110可以在其中提供有与第一源极漏极区电连接的第一接触插塞。第一接触插塞可以包含导电材料，并且例如可以包含多晶硅、金属硅化物化合物、导电金属氮化物和金属当中的至少一种。然而，示范性实施方式不限于此。[0056]与第一接触插塞电连接的位线可以形成在第一接触插塞上。位线可以包含导电材料，并且例如可以包含多晶硅、金属硅化物化合物、导电金属氮化物和金属当中的至少一种。然而，示范性实施方式不限于此。[0057]层间绝缘膜110可以在其中提供有穿透层间绝缘膜110的第二接触插塞120。第二接触插塞120可以与第二源极漏极区电连接。第二接触插塞120可以包括存储节点接触。[0058]第二接触插塞120可以包含导电材料，并且例如可以包含多晶硅、金属硅化物化合物、导电金属氮化物和金属当中的至少一种。然而，示范性实施方式不限于此。[0059]下电极260可以形成在衬底100上。具体地，下电极260可以形成在覆盖栅电极和位线的层间绝缘膜110上。下电极260可以电连接到第二接触插塞120。下电极260可以形成为在垂直于设置在衬底100上的平面的方向上延伸。也就是，下电极260可以在衬底100的厚度方向上延伸。[0060]在根据一些示范性实施方式的半导体器件中，下电极260可以具有圆筒形状。具有圆筒形状的下电极260的侧壁也可以具有诸如台阶的形状，但是示范性实施方式不限于此。[0061]下电极260可以包含从掺杂的多晶硅、导电金属氮化物例如钛氮化物、钽氮化物和钨氮化物）、金属例如钌、铱、钛和钽和导电金属氧化物选择的至少一种。[0062]第一支撑物图案220和第二支撑物图案240可以设置在相邻的下电极260之间。然而，如图1至图3所示，第一支撑物图案220和第二支撑物图案240不设置在第一结构至第三结构S1、S2和S3之间。[0063]第一支撑物图案220和第二支撑物图案240可以形成在下电极260的外壁上以连接与所述下电极260相邻的另一下电极260的外壁。第一支撑物图案220和第二支撑物图案240可以与下电极260接触。[0064]第一支撑物图案220和第二支撑物图案240可以设置为彼此间隔开。具体地，第一支撑物图案220和第二支撑物图案240可以设置为在下电极260延伸的方向上彼此间隔开。例如，与第二支撑物图案240相比，第一支撑物图案220可以设置得更靠近衬底100的上表面。[0065]下电极260的自衬底100起的高度可以等于第二支撑物图案240的自衬底100起的高度。也就是，第二支撑物图案240的上表面可以形成为与下电极260的最上部分的上表面共平面。[0066]电容器电介质膜270可以共形地形成在下电极260、第一支撑物图案220和第二支撑物图案240上。电容器电介质膜270可以完全形成在下电极260的外壁和内壁上。电容器电介质膜270可以是单层或多层。[0067]电容器电介质膜270可以包含硅氧化物、硅氮化物、硅氮氧化物和高电介质材料当中的至少一种。高电介质材料的示例可以包括铪氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铅锌铌酸盐。然而，示范性实施方式不限于此。[0068]在下文，将参照图4至图12描述根据一示范性实施方式的制造半导体器件的方法。[0069]图4至图12是用于示出根据一示范性实施方式的制造半导体器件的方法的中间视图。[0070]参照图4,绝缘层200形成在衬底100上。绝缘层200可以包括顺序地层叠的抗蚀刻膜202、第一模制膜210、第一支撑物膜222、第二模制膜230和第二支撑物膜242。[0071]抗蚀刻膜202可以包含具有对于包含氧化物的第一模制膜210和第二模制膜230的蚀刻选择比的材料。抗蚀刻膜202可以使用化学气相沉积形成。抗蚀刻膜202可以包含例如硅氮化物，但是示范性实施方式不限于此。[0072]第一模制膜210可以形成在抗蚀刻膜202上。第一模制膜210可以包含硅氧化物，并且例如可以包含可流动的氧化物FOX、东燃硅氮烷TonenSilaZenTOSZ、未掺杂的二氧化硅玻璃USG、硼硅玻璃BSG、憐硅玻璃PSG、硼磷硅玻璃BPSG、等离子体增强原硅酸四乙酯PE-TE0S、氟化物硅酸盐玻璃FSG、高密度等离子体HDP氧化物、等离子体增强氧化物PE0X、可流动CVDFCVD氧化物或其组合。[0073]第一模制膜210可以包括具有不同蚀刻速率的第一上模制膜212和第一下模制膜214。例如，第一下模制膜214可以包含掺杂有杂质的氧化物，第一上模制膜212可以包含未掺杂有杂质的氧化物。[0074]第一下模制膜214可以包含BPSG或PSG，并且第一上模制膜212可以包含PE-TE0S或HDP-CVD氧化物。在随后的蚀刻工艺中，第一下模制膜214可以比第一上模制膜212被更快地蚀刻。由于第一下模制膜214和第一上模制膜212之间的蚀刻速率差异，台阶一样的形状或者锥形状可以出现在接触孔250图5的侧壁上。[0075]包含SiCN的第一支撑物膜222可以形成在第一模制膜210上。通过随后的工艺，第一支撑物膜222可以形成第一支撑物图案220图3。第一支撑物膜222的位置可以根据需要与将在后面形成的接触孔250图5的形状和形成接触孔250图5所需的蚀刻时间的变化一致地被调整。[0076]第二模制膜230可以形成在第一支撑物膜222上。第二模制膜230可以包含氧化物。第二模制膜230可以包含例如PE-TEOS或HDP-CVD氧化物。[0077]第二模制膜230可以使用具有与第一模制膜210不同的杂质浓度的氧化物形成。因此，第一模制膜210和第二模制膜230可以分别以不同的蚀刻速率蚀刻。[0078]包含SiCN的第二支撑物膜242可以形成在第二模制膜230上。通过随后的工艺，第二支撑物膜242可以形成第二支撑物图案240图3。[0079]随后，参照图5,节点掩模252可以形成在第二支撑物膜242上。具体地，包含具有对于第二支撑物膜242的蚀刻选择比的材料的掩模层未示出）可以形成在绝缘层200上。限定其中将形成用于下电极260图7的接触孔的区域的节点掩模252可以通过蚀刻该掩模层形成在第二支撑物膜242上。[00S0]随后，接触孔250可以形成在绝缘层200中。接触孔250可以通过使用节点掩模252作为掩模蚀刻绝缘层200而形成。也就是，接触孔250可以通过蚀刻第二支撑物膜242、第二模制膜230、第一支撑物膜222、第一模制膜210和抗蚀刻膜202而形成在绝缘层200中。第二接触插塞120可以由接触孔250暴露。[0081]形成接触孔250的蚀刻工艺例如可以包括湿蚀刻和干蚀刻当中的至少一种。具体地，包含SiN的第二支撑物膜242可以使用用于蚀刻氮化物的蚀刻气体来蚀刻。随后，第二模制膜23〇、第一支撑物膜222、第一模制膜210和抗蚀刻膜202可以通过根据相应层执行相应的蚀刻工艺而被蚀刻。以这种方式，当接触孔250通过各种蚀刻工艺形成时，能够提高用于形成接触孔250的蚀刻工艺的均匀性。[0082]在用于形成接触孔250的蚀刻工艺之后，可以执行清洁工艺。通过清洁工艺，副产物诸如自然氧化物膜和聚合物能够从提供有接触孔250的衬底100去除。[0083]当清洁工艺使用包括去离子水和氨水溶液或硫酸的清洁溶液来执行时，第一模制膜210和第二模制膜230可以被部分地蚀刻，因此接触孔250的直径可以增大。相反，在清洁工艺期间，每个包含具有对于第一模制膜210和第二模制膜230的蚀刻选择比的材料的第一支撑物膜222和第二支撑物膜242可以不被蚀刻。[0084]因此，第一支撑物膜222和第二支撑物膜242可以沿着衬底100的水平方向部分地延伸，并因此突出到接触孔250中。[0085]随后，参照图6,下电极膜可以形成在暴露的第二接触插塞120的上表面、接触孔250的内壁、第一支撑物膜222和第二支撑物膜242以及节点掩模252上。[0086]下电极膜262可以包含导电材料，并且例如可以包含从掺杂的多晶硅、导电金属氮化物例如钛氮化物、钽氮化物和钨氮化物）、金属例如钌、铱、钛和钽和导电金属氧化物选择的至少一种。[0087]由于第一支撑物膜222和第二支撑物膜242水平地突出到接触孔250中，所以下电极膜262可以形成为围绕第一支撑物膜222和第二支撑物膜242的突起。[0088]随后，参照图7,牺牲膜266可以形成在下电极膜262上以填充接触孔250。牺牲膜266可以包含具有优良间隙填充能力的材料，并且例如可以包含氧化物，诸如USG或旋涂玻璃S0G。在随后用于完成下电极260的抛光工艺和蚀刻工艺期间，牺牲膜266可以用于保护下电极260。[0089]随后，第二支撑物膜242上的节点掩模252、下电极膜262的一部分和牺牲膜266的一部分可以使用包括化学机械抛光和回蚀刻当中的至少一种的工艺去除直到第二支撑物膜242被暴露。[0090]以这种方式，与第二接触插塞120电连接的下电极260可以形成在接触孔250中。下电极260可以彼此电分离。牺牲膜266可以填充其中形成下电极260的接触孔250。[0091]随后，参照图8,掩模图案268可以形成在第二支撑物膜242的一部分、下电极260和牺牲膜266上。[0092]具体地，掩模图案268可以形成在第二支撑物膜242、下电极260和牺牲膜266上，除了相邻的下电极260之间的区域也就是，与对应于图1所示的第一支撑物图案220的第一区域R1的区域重叠的区域）。[0093]随后，参照图9,第二支撑物膜242可以使用掩模图案268作为掩模来蚀刻。第二支撑物膜242可以通过蚀刻工艺例如干蚀刻工艺去除。[0094]在这种情况下，如图9中的沿着线A-A’截取的区域所示，未被蚀刻的第二支撑物膜242之间的宽度w21可以由掩模图案268限定。[0095]随后，参照图10,第二模制膜230可以通过经由蚀刻第二支撑物膜242形成的沟槽执行蚀刻工艺例如湿蚀刻工艺而被去除。[0096]在这种情况下，如图10中的沿着线A-A’截取的区域所示，第二支撑物膜242的一部分也可以被蚀刻。因此，与未被蚀刻的第二支撑物膜242之间的宽度w21图9所示）相比，未被蚀刻的第二支撑物膜242之间的宽度w22可以增大。[0097]随后，参照图11，第一支撑物图案220可以通过使用掩模图案268作为掩模蚀刻第一支撑物膜222而形成。第一支撑物膜222可以通过蚀刻工艺例如干蚀刻工艺去除。[0098]在这种情况下，第一支撑物图案220的开口区域也就是第一区域图1的R1的宽度wl可以由掩模图案268限定。[0099]随后，参照图12,第一模制膜210可以通过经由蚀刻第一支撑物膜222形成的沟槽执行蚀刻工艺例如湿蚀刻工艺而去除。[0100]在这种情况下，如图I2中的沿着线A-A’截取的区域所示，第二支撑物膜242的一部分也可以被蚀刻以形成第二支撑物图案240。因此，第二支撑物图案240的开口区域也就是第三区域（图2的R3的宽度w2可以大于第一支撑物图案22〇的第一区域（图1的R1的宽度wl〇[0101]尽管示出了第一支撑物膜222的一部分和第二支撑物膜242的一部分通过干蚀刻工艺去除，但是示范性实施方式不限于此。此外，尽管示出了第一模制膜210和第二模制膜230通过湿蚀刻工艺去除，但是示范性实施方式不限于此。[0102]随后，再次参照图3,在掩模图案268和牺牲膜266被去除之后，电容器电介质膜270可以共形地形成在下电极260的外壁、下电极260的内壁、第一支撑物图案220、第二支撑物图案240和抗蚀刻膜202上。[0103]随后，上电极280可以形成在电容器电介质膜270上。具体地，上电极280可以形成在具有圆筒形状的每个结构中的下电极26〇之间、在相邻的不同下电极26〇之间、在第一支撑物图案220与第二支撑物图案240之间、以及在第一支撑物图案220与抗蚀刻膜202之间。通过这样的工艺，可以形成图3所示的半导体器件1。[0104]上电极280可以包含掺杂的多晶硅、金属、导电金属氮化物和金属硅化物当中的至少一种。[0105]在下文，将参照图13描述根据另一示范性实施方式的半导体器件。将主要描述与图3所示的半导体器件的差异。[0106]图13是根据另一示范性实施方式的半导体器件的剖面图。[0107]参照图13,根据另一示范性实施方式的半导体器件2包括衬底100、层间绝缘膜110、接触插塞120、抗蚀刻膜202、第一支撑物图案320、第二支撑物图案340、下电极360、电容器电介质膜370和上电极380。[0108]与图3所示的半导体器件1不同，半导体器件2配置为使得暴露到第一支撑物图案320的第一区域R1的相应结构S1、S2和S3之间的第一距离d3基本上等于暴露到第二支撑物图案340的第三区域R3的相应结构S1、S2和S3之间的第二距离d4。[0109]在下文，将参照图14描述根据另一示范性实施方式的半导体器件。将主要描述与图3所示的半导体器件的差异。[0110]图14是根据另一示范性实施方式的半导体器件的剖面图。参照图14,根据另一示范性实施方式的半导体器件3包括衬底100、层间绝缘膜110、接触插塞120、抗蚀刻膜202、第一支撑物图案420、第二支撑物图案440、下电极460、电容器电介质膜470和上电极480。[0112]与图3所示的半导体器件1不同，半导体器件3配置为使得每个结构是完全用下电极460填充的柱形柱形状结构。也就是，上电极不形成在每个结构中。[0113]下电极460的外壁可以具有突起。形成在下电极460的外壁上的突起可以具有例如台阶形状，但是示范性实施方式不限于此。[0114]在下文，将参照图15和图16描述根据另一示范性实施方式的半导体器件。将主要描述与图1和图2所示的半导体器件的差异。[0115]图15是用于示出根据另一示范性实施方式的半导体器件的中间支撑物图案的视图。图16是用于示出根据另一示范性实施方式的半导体器件的顶部支撑物图案的视图。[0116]参照图15，与图1所示的半导体器件1不同，半导体器件4配置为使得其中间支撑物图案也就是，第一区域R1，其是第一支撑物图案520的开口区域具有平行四边形形状。[0117]具体地，第一支撑物图案520的第一区域R1可以暴露第一结构S1、第二结构S2、在第一方向DR1上与第二结构S2间隔开的第三结构S3、在与第一方向DR1具有锐角的第二方向DR2上与第一结构S1间隔开的第四结构S4、在第二方向DR2上与第二结构S2间隔开的第五结构S5以及在第二方向DR2上与第三结构S3间隔开的第六结构S6的侧壁的部分。此外，第一支撑物图案520的第二区域R2可以覆盖第一结构S1至第六结构S6的侧壁的其它部分。在这种情况下，第一结构S1至第六结构S6中的每个可以包括下电极560。[0118]参照图16,与图2所示的半导体器件1不同，半导体器件4配置为使得其顶部支撑物图案也就是第三区域R3,其是第二支撑物图案540的开口区域具有平行四边形形状。[0119]具体地，第二支撑物图案540的第三区域R3可以暴露第一结构S1至第六结构S6的侧壁的部分。此外，第二支撑物图案540的第四区域R4可以覆盖第一结构S1至第六结构S6的侧壁的其它部分。[0120]第一支撑物图案520的第一区域R1在垂直于第一方向DR1的第三方向DR3上的第三宽度w3小于第二支撑物图案540的第三区域R3在第三方向DR3上的第四宽度w4。[0121]此外，设置在相应结构S1至S6之间的每个第一支撑物图案520的侧壁的第三长度L3可以不同于设置在相应结构S1至S6之间的每个第二支撑物图案540的侧壁的第四长度L4。在这种情况下，例如，如图15和图16所示，第三长度L3可以大于第四长度L4。然而，示范性实施方式不限于此。[0122]在下文，将参照图17和图18描述根据另一示范性实施方式的半导体器件。将主要描述与图1和图2所示的半导体器件的差异。[0123]图17是用于示出根据另一示范性实施方式的半导体器件的中间支撑物图案的视图。图18是用于示出根据另一示范性实施方式的半导体器件的顶部支撑物图案的视图。[0124]参照图17,与图1所示的半导体器件1不同，半导体器件5配置为使得第三结构S3设置为在垂直于第一方向DR1的第三方向DR3上与第一结构S1间隔开。此外，第四结构S4设置为在第三方向DR3上与第二结构S2间隔开。[0125]中间支撑物图案也就是第一支撑物图案620的第一区域R1可以暴露第一结构S1至第四结构S4的侧壁的部分。此外，第一支撑物图案620的第二区域R2可以覆盖第一结构S1至第四结构S4的侧壁的其它部分。在这种情况下，第一结构S1至第四结构S4中的每个可以包括下电极660。[0126]参照图18,与图2所示的半导体器件1不同，半导体器件5配置为使得顶部支撑物图案第二支撑物图案640的第三区域R3可以暴露第一结构S1至第四结构S4的侧壁的部分。此外，第二支撑物图案640的第四区域R4可以覆盖第一结构S1至第四结构S4的侧壁的其它部分。[0127]第一支撑物图案620的第一区域R1的第五宽度w5小于第二支撑物图案640的第三区域R3的第六宽度W6。[0128]此外，设置在相应结构S1至S4之间的每个第一支撑物图案620的侧壁的第五长度L5可以不同于设置在相应结构S1至S4之间的每个第二支撑物图案640的侧壁的第六长度L6。在这种情况下，例如，如图17和图18所示，第五长度L5可以大于第六长度L6。然而，示范性实施方式不限于此。[0129]在下文，将参照图19和图20描述根据另一示范性实施方式的半导体器件。将主要描述与图1和图2所示的半导体器件的差异。[0130]图19是用于示出根据另一示范性实施方式的半导体器件的中间支撑物图案的视图。图20是用于示出根据另一示范性实施方式的半导体器件的顶部支撑物图案的视图。[0131]参照图19,与图1所示的半导体器件1不同，半导体器件6配置为使得其中间支撑物图案也就是第一区域R1，其是第一支撑物图案720的开口区域具有矩形形状。[0132]具体地，第一支撑物图案720的第一区域R1可以暴露第一结构S1、第二结构S2、在第一方向DR1上与第二结构S2间隔开的第三结构S3、在垂直于第一方向DR1的第三方向DR3上与第一结构S1间隔开的第四结构S4、在第三方向DR3上与第二结构S2间隔开的第五结构S5以及在第三方向DR3上与第三结构S3间隔开的第六结构S6的侧壁的部分。此外，第一支撑物图案720的第二区域R2可以覆盖第一结构S1至第六结构S6的侧壁的其它部分。在这种情况下，第一结构S1至第六结构S6中的每个可以包括下电极760。[0133]参照图20,与图2所示的半导体器件1不同，半导体器件6配置为使得其顶部支撑物图案也就是第三区域R3,其是第二支撑物图案740的开口区域具有矩形形状。[0134]具体地，第二支撑物图案740的第三区域R3可以暴露第一结构S1至第六结构S6的侧壁的部分。此外，第二支撑物图案740的第四区域R4可以覆盖第一结构S1至第六结构S6的侧壁的其它部分。[0135]第一支撑物图案720的第一区域R1在第三方向DR3上的第七宽度w7小于第二支撑物图案740的第三区域R3在第三方向DR3上的第八宽度w8。[0136]此外，设置在相应结构S1至S6之间的每个第一支撑物图案720的侧壁的第七长度L7可以不同于设置在相应结构S1至S6之间的每个第二支撑物图案740的侧壁的第八长度L8。在这种情况下，例如，如图19和图20所示，第七长度L7可以大于第八长度L8。然而，示范性实施方式不限于此。[0137]尽管为了说明的目的己经公开了示范性实施方式，但是本领域技术人员将理解，各种修改、添加和替换是可能的，而没有脱离权利要求书的范围和精神。[0138]本申请要求于2〇17年1月24日在韩国知识产权局提交的韩国专利申请第1〇_2〇17_0010941号的优先权，其公开内容通过引用整体地结合于此。

权利要求：1.一种半导体器件，包括：衬底；第-结构和第二结构，在臓衬底上在第一方向上彼此间隔开’臓第—结构傭第一下电极并且所述第二结构包括第二下电极；^第一支撑物图案，设置在所述衬底上以支撑所述第一结构和所述第二结构，并包括第一区域和第二区域，所述第一区域暴露所述第一结构的第一侧壁和所述第二结构的第二侧壁的第一部分，所述第二区域覆盖所述第一侧壁和所述第二侧壁的f二部分;以及―一第二支撑物图案，设置在所述第一支撑物图案上以支撑所述第一结构和所述5二结构，所述第二支撑物图案包括第三区域和第四区域，所述第三区域配置为暴露所述第一侧壁和所述第二侧壁的第三部分，所述第四区域覆盖所述第一侧壁和所述第二侧壁的第四部分，其中所述第一支撑物图案的所述第一区域的第一宽度小于所述第二支撑物图案的所述第三区域的第二宽度。2.根据权利要求1所述的半导体器件，其中所述第一结构与所述第二结构之间的暴^于所述第一区域的第一距离不同于所述第一结构与所述第二结构之间的暴露于所述第三区域的第二距离。3.根据权利要求2所述的半导体器件，其中所述第一距离大于所述第二距离。4.根据权利要求1所述的半导体器件，其中所述第一结构与所述第二结构之间的暴露于所述第一区域的第一距离等于所述第一结构与所述第二结构之间的暴露于所述第三区域的第二距离。5.根据权利要求1所述的半导体器件，其中所述第一支撑物图案和所述第二支撑物图案包含彼此不同的材料。6.根据权利要求5所述的半导体器件，其中所述第一支撑物图案包含SiCN，并且所述第二支撑物图案包含SiN。7.根据权利要求1所述的半导体器件，还包括：第三结构，在所述第一方向上与所述第二结构间隔开；以及第四结构、第五结构和第六结构，在与所述第一方向具有锐角的第二方向上分别与所述第一结构、所述第二结构和所述第三结构间隔开，其中所述第一结构、所述第二结构、所述第三结构、所述第四结构、所述第五结构和所述第六结构的侧壁的第五部分由所述第一支撑物图案的所述第一区域和所述第二支撑物图案的所述第三区域暴露，并且其中所述第一结构、所述第二结构、所述第三结构、所述第四结构、所述第五结构和所述第六结构的侧壁的第六部分由所述第一支撑物图案的所述第二区域和所述第二支撑物图案的所述第四区域覆盖。8.根据权利要求1所述的半导体器件，还包括：第三结构，在所述第一方向上与所述第二结构间隔开；以及第四结构、第五结构和第六结构，在垂直于所述第一方向的第三方向上分别与所述第一结构、所述第二结构和所述第三结构间隔开，其中所述第一结构、所述第二结构、所述第三结构、所述第四结构、所述第五结构和所述第六结构的侧壁的第五部分由所述第一支撑物图案的所述第一区域和所述第二支撑物图案的所述第三区域暴露，并且其中所述第一结构、所述第二结构、所述第三结构、所述第四结构、所述第五结构和所述第六结构的侧壁的第六部分由所述第一支撑物图案的所述第二区域和所述第二支撑物图案的所述第四区域覆盖。9.根据权利要求1所述的半导体器件，其中所述第一结构和所述第二结构中的每个具有圆筒形和柱形当中的一种。10.根据权利要求1所述的半导体器件，还包括：第一电容器电介质膜，设置在所述第一下电极上；第二电容器电介质膜，设置在所述第二下电极上；第一上电极，设置在所述第一电容器电介质膜上；以及第二上电极，设置在所述第二电容器电介质膜上。11.一种半导体器件，包括：衬底；第一结构，设置在所述衬底上并包括第一下电极；第二结构，在所述衬底上在第一方向上与所述第一结构间隔开并包括第二下电极；第三结构，在所述衬底上在不同于所述第一方向的第二方向上与所述第一结构间隔开并包括第三下电极；第一支撑物图案，设置在所述衬底上以支撑所述第一结构、所述第二结构和所述第三结构，所述第一支撑物图案包括第一区域和第二区域，所述第一区域暴露所述第一结构、所述第二结构和所述第三结构的侧壁的第一部分，所述第二区域覆盖所述第一结构、所述第二结构和所述第三结构的侧壁的第二部分；以及第二支撑物图案，设置在所述第一支撑物图案上以支撑所述第一结构、所述第二结构和所述第三结构，所述第二支撑物图案包括第三区域和第四区域，所述第三区域暴露所述第一结构、所述第二结构和所述第三结构的侧壁的第三部分，所述第四区域覆盖所述第一结构、所述第二结构和所述第三结构的侧壁的第四部分，并且所述第二支撑物图案包含与所述第一支撑物图案不同的材料，其中设置在所述第一结构与所述第二结构之间的第一支撑物图案侧壁的第一长度不同于设置在所述第一结构与所述第二结构之间的第二支撑物图案侧壁的第二长度。12.根据权利要求11所述的半导体器件，其中所述第一支撑物图案的所述第二区域的第二侧壁沿着第一假想圆形线形成，并且其中所述第二支撑物图案的所述第四区域的第四侧壁沿着第二假想圆形线形成。13.根据权利要求12所述的半导体器件，其中所述第一假想圆形线的第一直径小于所述第二假想圆形线的第二直径。14.根据权利要求11所述的半导体器件，其中由所述第一方向和所述第二方向形成的第—角度是锐角〇15.根据权利要求11所述的半导体器件，其中由所述第一方向和所述第二方向形成的第一角度是90°。16.—种半导体器件，包括：衬底；第一结构、第二结构和第三结构，在所述衬底上彼此间隔开，所述第一结构包括第一下电极，所述第二结构包括第二下电极，并且所述第三结构包括第三下电极；、、+一第一支撑物图案，设置在所述衬底上以支撑所述第一结构、所述第二结g和所述第二结构，所述第一支撑物图案包括暴露所述第一结构、所述第二结构和所述第三结构的侧壁的第一部分的第一区域;以及第二支撑物图案，设置在所述第一支撑物图案上以支撑所述第一结构、所述第7：^^和所述第三结构，所述第二支撑物图案包括暴露所述第一结构、所述第二结构和所述第二结构的侧壁的第二部分的第二区域，并且所述第二支撑物图案包含与所述第一支撑物图案不同的材料，网由其中所述第一支撑物图案的所述第一区域的第一宽度小于所述第二支撑物图木的所述第二区域的第二宽度。…、17.根据权利要求16所述的半导体器件，其中设置在所述第一结构与所述第二构乙间的第一支撑物图案侧壁的第一长度不同于设置在所述第一结构与所述第二结构之间的第二支撑物图案侧壁的第二长度。、、18.根据权利要求16所述的半导体器件，其中所述第一结构与所述第二结构之间露于所述第一区域的第一距离大于所述第一结构与所述第二结构之间的暴露于所述第二区域的第二距离。19.根据权利要求16所述的半导体器件，其中所述第一支撑物图案的所述第一区域的第一侧壁沿着第一假想圆形线形成，并且其中所述第二支撑物图案的所述第二区域的第二侧壁沿着第二假想圆形线形成。20.根据权利要求16所述的半导体器件，其中所述第一支撑物图案的所述第一区域的第一侧壁沿着第一假想平行四边形线形成，并且_其中所述第二支撑物图案的所述第二区域的第二侧壁沿着第二假想平行四边形线形成。

百度查询： 三星电子株式会社 半导体器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD