申请/专利权人：中国电子科技集团公司第三十六研究所

申请日：2020-07-27

公开（公告）日：2024-04-09

公开（公告）号：CN111865311B

主分类号：H03M1/12

分类号：H03M1/12

优先权：

专利状态码：有效-授权

法律状态：2024.04.09#授权;2020.11.17#实质审查的生效;2020.10.30#公开

摘要：本发明涉及一种可变模小数变频并行信号处理装置及方法，解决变速率盲区采样的变频问题；装置包括并行地址产生器、并行可变模小数变频通道和去使能模块；并行地址产生器用于根据模值和内插倍数，产生两路并行输出的地址数据以及使能信号；并行可变模小数变频通道根据两路并行输出的地址数据以及使能信号，分两路读取多相滤波器的抽头系数与读入数据流的奇数位数据和偶数位数据分别进行相乘、累加以及级联相加求和，得到奇、偶两路带使能信号的结果；去使能模块，用于对奇、偶两路带使能信号的结果去使能后，实现数据速率变化，得到最终变频结果。本发明在变速率盲区采样情况下，高效变频得到固定数字中频，并且结构简单、处理资源小，精度高。

主权项：1.一种可变模小数变频并行信号处理装置，其特征在于，包括，并行地址产生器、并行可变模小数变频通道和去使能模块；所述并行地址产生器用于根据模值M和内插倍数L，产生两路并行输出的地址数据以及使能信号；并行可变模小数变频通道，根据两路并行输出的地址数据以及使能信号，分两路读取多相滤波器的抽头系数与读入数据流的奇数位数据和偶数位数据分别进行相乘、累加以及级联相加求和，得到奇、偶两路带使能信号的结果；所述去使能模块，用于在两路并行的使能信号的控制下，对奇、偶两路带使能信号的结果去使能后，实现数据速率变化，得到最终变频结果；所述并行可变模小数变频通道包括RAM块、乘法器、并行数据累加器和并行加法器；所述RAM块用于存储对原型低通滤波器进行多相分解后的滤波器的抽头系数；将所述滤波器的抽头系数分成P组，以倒序的方式存入对应的RAM块中；具体为：将第j组抽头的抽头系数分别存入两个RAM块RAMi-o和RAMi-e中，j＝1,…,P，i＝P-j；所述RAMi-o中存储的抽头系数用于对奇数位数据data_o进行处理；所述RAMi-e中存储的抽头系数用于对偶数位数据data_e进行处理；所述乘法器与所述RAM块一一对应，其中与RAMi-o对应的乘法器Muli-o的一个乘数为由地址数据addr_o从RAMi-o中取出的抽头系数，另一个乘数为从奇数位数据data_o读入的数据；与RAMi-e对应的乘法器Muli-e的一个乘数为由地址数据addr_e从RAMi-e中取出的抽头系数，另一个乘数为从偶数位数据data_e读入的数据；乘法器Muli-o和乘法器Muli-e输出的乘积分别输入到并行数据累加器Acci中；所述并行数据累加器，用于在使能信号enable_o和enable_e的控制下，对乘法器Muli-o和乘法器Muli-e输出的乘积分别进行累加，输出累加结果acci-o和acci-e；所述并行加法器，用于在使能信号enable_o和enable_e的控制下，对所述并行数据累加器的输出的累加结果acci-o和acci-e分别进行并行的级联相加求和，输出奇、偶两路带使能信号的变频结果。

全文数据：

权利要求：

百度查询： 中国电子科技集团公司第三十六研究所 一种可变模小数变频并行信号处理装置及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD