申请/专利权人：高通股份有限公司

申请日：2022-08-08

公开（公告）日：2024-04-19

公开（公告）号：CN117916802A

主分类号：G11C7/10

分类号：G11C7/10

优先权：["20210910 US 17/472,412"]

专利状态码：在审-实质审查的生效

法律状态：2024.05.07#实质审查的生效;2024.04.19#公开

摘要：提供了一种实现用于神经网络中的层的滤波器的存储器内计算阵列。该滤波器通过来自多个电容器的电荷累加，将多个激活位乘以多个通道中的每个通道的多个滤波器权重位。所累加的电荷被数字化以提供该滤波器的输出。

主权项：1.一种存储器内计算架构，包括：多个第一开关对，所述多个第一开关对对应于多个第一位，每个第一开关对包括由所述多个第一位中的对应第一位控制的第一开关，并且包括由第二位控制的第二开关；多个第一电容器，所述多个第一电容器对应于所述多个第一开关对，每个第一电容器与所述多个第一开关对中的对应第一开关对串联耦合；耦合到所述多个第一电容器的第一计算线；和第一模数转换器，所述第一模数转换器具有耦合到所述第一计算线的输入端子。

全文数据：

权利要求：

百度查询： 高通股份有限公司 混合存储器内计算架构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD