申请/专利权人：超威半导体公司

申请日：2022-07-08

公开（公告）日：2024-04-19

公开（公告）号：CN117916804A

主分类号：G11C8/16

分类号：G11C8/16;G11C11/412;H10B10/00

优先权：["20210625 US 17/359,446"]

专利状态码：在审-公开

法律状态：2024.04.19#公开

摘要：本发明公开了用于提供存储器访问的有效平面规划、功率和性能折衷的设备和方法。阵列的列中的相邻位单元使用拆分读取端口，使得位单元不共享读取位线，而共享写入位线。相邻位单元包括向对应的读取位线传送由对应的位单元的锁存器电路存储的数据的非对称读取访问电路。相邻位单元的布局提供小于相邻位单元中的每个位单元的布局中的金属栅极最大数量之和除以相邻位单元数量的每位单元接触栅极间距数量。

主权项：1.一种电路，包括：用于存储数据的存储器位单元阵列，所述存储器位单元阵列被布置为多个行和多个列，其中：所述行的第一部分连接到第一读取位线并且不连接到第二读取位线；并且所述行的第二部分连接到所述第二读取位线并且不连接到所述第一读取位线；并且其中响应于接收到以包括第一存储器位单元的所述第一部分的行作为目标的第一读取操作的指示，所述存储器位单元阵列被配置为经由第一非对称读取访问电路向所述第一读取位线传送存储在所述第一存储器位单元中的第一数据。

全文数据：

权利要求：

百度查询： 超威半导体公司 拆分读取端口锁存器阵列位单元

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD