申请/专利权人：南京潇澳酒业有限公司

申请日：2018-12-29

公开（公告）日：2024-04-19

公开（公告）号：CN109467044B

主分类号：B81B7/00

分类号：B81B7/00;B81B7/02;B81C1/00

优先权：

专利状态码：有效-授权

法律状态：2024.04.19#授权;2024.04.05#专利申请权的转移;2019.04.09#实质审查的生效;2019.03.15#公开

摘要：本发明公开了单片集成的CMOS加MEMS的微加热器及制备方法,所述集成CMOS加MEMS的热膜结构微加热器包括：在CMOS结构表面形成的绝热层；在绝热层表面形成的绝缘层Ⅰ；在绝热层及绝缘层Ⅰ上干法刻蚀出用于与电极柱子连接的pad的开口；在绝缘层Ⅰ表面形成的电极柱子；在电极柱子之间形成空腔及悬空加热结构；加热结构由下到上依次为支撑层，绝缘层，台阶结构层，加热层及钝化层；绝缘层覆盖在支撑层上；台阶结构层位于所述绝缘层上；加热层覆盖在含所述支撑层，绝缘层、台阶结构层的复合结构上、并覆盖电极柱子的上表面；钝化层覆盖所述加热层；所述绝热层的CMOSASIC电路与电极柱子连接；绝缘层Ⅰ、电极柱子、支撑层共同形成悬空加热器结构的空腔。

主权项：1.单片集成的CMOS加MEMS的微加热器的制备方法，包括以下步骤：步骤S1：在制备好的CMOS或ASIC电路1上制备绝热层2，并在绝热层2使用干法刻蚀打开用于与电极柱子4连接的在CMOS上的pad的开口；步骤S2:在绝热层2上制备绝缘层Ⅰ3，并在绝缘层Ⅰ3使用干法刻蚀打开用于与电极柱子4连接的在CMOS上的pad的开口；步骤S3：涂覆第一层Al层41所需的第一光阻层51并图形化；步骤S4：蒸镀或溅射第一层Al层41；步骤S5：通过lift-off工艺制备第一层电极柱子；步骤S6：涂覆第二层Al层42所需的第二光阻层52并图形化；步骤S7:蒸镀或溅射第二层Al层42；步骤S8：通过lift-off工艺制备第二层电极柱子，制成最终所需的电极柱子4；步骤S9:在含有所述步骤S8的电极柱子的硅基底表面制备牺牲层5；步骤S10：在电极柱子4和牺牲层5表面上，采用化学气相沉积CVD方法制备支撑层6；步骤S11：在支撑层6上采用化学气相沉积CVD方法制备绝缘层Ⅱ7；步骤S12：在绝缘层Ⅱ7上面制备具有应力释放的台阶结构层8；步骤S13：在含有所述支撑层6、绝缘层Ⅱ7、台阶结构层8的复合结构表面制备加热层9、该加热层9覆盖电极柱子4的上表面；步骤S14：在加热层9上制备钝化层10；步骤S15：采用各向同性的湿法刻蚀或干法刻蚀方法释放牺牲层5，形成空腔12，制成集成CMOS加MEMS的热膜结构微加热器。

全文数据：单片集成的CMOS加MEMS的微加热器及制备方法技术领域本发明涉及微电子器件及其制备技术领域，特别涉及单片集成的CMOS加MEMS的微加热器及制备方法。背景技术目前，现有的微加热器制备工艺主要采用正面或背面体硅刻蚀工艺，微加热器MEMS的器件与CMOSASIC等读出电路的连接方式主要通过引线键合wire-bonding的封装技术。该工艺制备的微加热器具有尺寸大，功耗大，不易阵列化，及敏感膜应力大、隔热性差和高温热稳定性不理想等缺点。制约了微加热结构传感器如微气体传感器、微热量计、微气压计，微加速度计，以及电子鼻等微器件的发展和应用；MEMS器件和CMOS电路独立制备而后采用引线键合wire-bonding的封装方式，MEMS+CMOS整体模块的尺寸无法降低且封装过程延长制备周期和容易在封装过程中导致良率减小。随着现代微电子的技术日新月异的发展，小体积、低功耗且易与其它材料或器件组合的微热板越来越受到重视，但使用微加热板会带来一定的热功率损耗和器件的不稳定性。现有技术中，为降低热功耗，实现结构保温普遍采用正面或背面悬空结构的绝热槽。微热板普遍采用的一种结构是：在衬底的上表面沉积一层二氧化硅SiO2或氮化硅SiN膜层作为绝缘层，在硅基底的下表面通过干法刻蚀制备绝热槽。在加热丝表面上又沉积一层氮化硅层作为钝化层。例如CN104541161A公开了的硅基微热板的加工方法便采用了在硅基底背面制备绝热槽的工艺；这种方法制备出来的微热板的尺寸600μm～1000μm，但是这种方法蚀刻出绝热槽后加热层仅靠一层薄膜结构的氮化硅层支撑，而该薄膜仅在两端被支撑衬底支撑，这种薄膜结构的应力控制比较差，而且强度不够，在器件受到震动或者碰撞时易发生破裂导致器件失效。另一种方法为：在硅基底的上表面通过湿法刻蚀制备绝热槽。例如，CN104176699A公开的硅基微热板的加工方法便采用了在硅基底正面制备绝热槽的工艺。该专利中描述的微热板是利用绝热沟槽的方式来进行热量的隔离，通过薄膜生长的方式形成一定的绝缘层和隔热层，然后经过溅射、剥离、刻蚀的方式来形成加热电极和测试电极层，然后从正面进行刻蚀形成一定的绝热槽结构。这种正面体硅刻蚀的方法制备的微加热器由于制备工艺的限制，器件尺寸300μm～1000μm，且工艺难度较背面体硅刻蚀制备绝热槽的大。由上可见，两种微加热器的制备过程中，；两种微加热器均具有较大的功耗,正面体硅刻蚀工艺制备的微加热器大约20mW,背面体硅刻蚀工艺制备的微加热器70mW～80mW；另外，由于在加工过程中，主要还是采用了单面薄膜复合的方式来实现隔热层、绝缘层、加热电极层、测试电极层的制备，因此会由于薄膜层次太多，容易产生应力而造成器件失效。综上，两种微加热器均存在尺寸达到几百至上千微米，功耗大，薄膜应力大、厚度不够的缺陷，难以做到同时具备小尺寸、低功耗、易于实现阵列化、械强度高、产品良率好等方面优点。另外，MEMS与CMOS一体式集成制备的结构设计和制备工艺不仅可以减少后期MEMS器件和CMOS封装过程，缩短MEMS+CMOS模块制备周期和避免在此过程导致下降的产品良率，显然地，还具有降低MEMS+CMOS模块的尺寸。发明内容通过上述描述过程中，可以总结出传统的微加热器制备工艺具有如下缺点：通过正面体硅工艺制备的微加热器和通过背面体硅工艺制备的的微加热器尺寸均达到几百至上千微米，且结构保温性能不好，具有较大功耗；传统正面背面体硅刻蚀工艺制备的微加热器，因制备过程中由于薄膜间应力而容易导致器件失效，无法同时实现保温隔热及机械强度大、产品良率高等优点；在工艺制备和封装过程中，正面体硅刻蚀技术制备微加热器的工艺难度较大，背面体硅刻蚀方法制备的微加热器在封装过程中因背面空腔结构容易产生损耗，两种微加热器均具有较低良率的特点。即，传统制备方法的微加热器具有尺寸大、功耗高、工艺难度大、良率低、薄膜应力大、机械强度低等缺点。另外，显然地，MEMS器件和CMOSASIC读出电路分立制备后期引线键合的封装方法具有不仅产品实现周期较长，过程复杂，MEMS+CMOS模块尺寸较大的缺点。针对以上传统工艺制备的微加热器的缺点，本申请通过另外提供的一种集成CMOS加MEMS的热膜结构微加热器及其制备方法与电子鼻阵列，优化结构及加工工艺，此外，本申请提供的集成CMOS加MEMS的热膜结构微加热器及其制备方法与电子鼻阵列，通过MEMS+CMOS集成制备可以减少封装过程，过程集成化，可以缩短制备周期，使制备封装过程简单化，及减少MEMS+CMOS模块尺寸。实现以下特点：小尺寸悬空微加热结构可达到17μm、保温隔热性能好、低功耗达到几微瓦、工艺简单、结构强度高、可阵列化，从而实现电子鼻阵列，MEMS+CMOS集成制备可以实现过程集成化，缩短周期，制备过程简单化等特点。为了达到上述目的，本发明提供的单片集成的CMOS加MEMS的微加热器及制备方法，包括以下步骤：步骤S1：在制备好的CMOSASIC电路上制备绝热层，并在绝热层使用干法刻蚀打开用于与电极柱子连接的在CMOS上的pad的开口。步骤S2:在绝热层上制备绝缘层Ⅰ，并在绝缘层Ⅰ使用干法刻蚀打开用于与电极柱子连接的在CMOS上的pad的开口。步骤S3：涂覆第一层Al层所需的第一光阻层并图形化。步骤S4：蒸镀溅射第一层Al层。步骤S5：通过lift-off工艺剥离第一光阻层并制备第一层电极柱子。步骤S6：涂覆第二层Al层所需的第二光阻层并图形化。步骤S7:蒸镀溅射第一层Al层。步骤S8：通过lift-off工艺剥离第二光阻层并制备第二层电极柱子，制成最终所需的电极柱子。步骤S9:在含有所述步骤S8的电极柱子的硅基底表面制备牺牲层。步骤S10：在电极柱子和牺牲层表面上，采用化学气相沉积CVD方法制备支撑层。步骤S11：在支撑层上采用化学气相沉积CVD方法制备绝缘层Ⅱ。步骤S12：在绝缘层Ⅱ上面制备具有应力释放的台阶结构层。步骤S13：在含有所述支撑层、绝缘层Ⅱ、台阶结构层的复合结构表面制备加热层、该加热层覆盖电极柱子的上表面。步骤S14：在加热层上制备钝化层。步骤S15：采用各向同性的湿法刻蚀或干法刻蚀方法释放牺牲层，形成空腔，制成集成CMOS加MEMS的热膜结构微加热器。优选的，所述牺牲层材料为：聚酰亚胺PI氧化硅SiO2氮化硅SiN非晶硅a-Si多晶硅poly-Si金属CuAl。本发明另提供一种集成CMOS加MEMS的热膜结构微加热器，包括：在CMOSASIC电路上表面形成的绝热层、绝缘层Ⅰ，并刻蚀出用于与电极柱子连接的pad的开口；在绝缘层Ⅰ表面形成的电极柱子；在电极柱子之间形成空腔及悬空加热结构；加热结构由下到上依次为支撑层、绝缘层Ⅱ、台阶结构层、加热层及钝化层；其中，绝缘层Ⅱ覆盖支撑层；台阶结构层位于在绝缘层Ⅱ正上方区域内；加热层覆盖在含所述支撑层，绝缘层Ⅱ、台阶结构层的复合结构上、并覆盖电极柱子的上表面；钝化层覆盖所述加热层；绝缘层Ⅰ、电极柱子、支撑层共同形成集成CMOS加MEMS的热膜结构微加热器的空腔，微加热器成悬空结构。优选的，所述加热层位于空腔、所述支撑层、绝缘层Ⅱ以及台阶结构层的正上方区域，并覆盖电极柱子的上表面。优选的，所述绝热层的材料是多孔硅，厚度为10μm～100μm，孔隙率为50％～90％；制备CMOSASIC电路使用的硅片为单晶硅片，厚度为200μm～500μm；所述绝缘层Ⅰ的材料是氧化硅，厚度为50nm～2μm；所述绝缘层Ⅱ的材料是氮化硅SiN氧化硅SiO2陶瓷三氧化二铝Al2O3，厚度为50nm～500m。优选的，所述台阶结构层的台阶深度100nm～1000nm、台阶线条宽度为1μm～50μm、台阶间隙宽度为0.5μm～50μm。材料是氧化硅SiO2氮化硅SiN。优选的，所述支撑层的材料是多孔硅氧化硅SiO2陶瓷三氧化二铝Al2O3，厚度为200nm～5μm；采用多孔硅时，其孔隙率为50％～90％。优选的，所述加热层的材料是TaAlN多晶硅poly-SiWTiNMoPt薄膜，厚度为50nm～500nm；优选的，所述钝化层的材料是氮化硅SiN氧化硅SiO2聚酰亚胺PI，厚度为50nm～3μm。本发明另提供了一种所述电子鼻阵列，将多个上述的集成CMOS加MEMS的热膜结构微加热器在硅片表面上不同区域排布制备，各微加热器通过电极柱子及CMOSASIC电路上的连接pad与微加热器下面的CMOSASIC电路连接。有益效果：本发明的集成CMOS加MEMS的热膜结构微加热器采用支撑层+绝缘层Ⅱ+台阶结构层，提高了微加热器隔热保温性能并多重复合结构增强了微加热器的结构强度；结构设计上，CMOSASIC电路表面的绝热层和绝缘层Ⅱ进一步增强器件的隔热性能，进一步提高了热保温、低功耗的性能；台阶结构层具有应力释放的作用，在加热过程中，有类似弹簧的效果，增强了微加热器的结构强度；桥式热膜微加热器中通过表面硅技术制备，微加热结构可达到17μm，相比使用体硅刻蚀技术制备的微加热器尺寸为几百至上千微米，大大减少了结构尺寸，具有极大的尺寸优势，同时具有易于阵列化的特点，在制备电子鼻方面具有尺寸缩小，易实现化的极大的优势。分步镀膜技术克服目前一步镀膜电极柱子一次镀膜具有高度限制，增加电极柱子的高度，可提高电学导通率和良率；集成CMOS加MEMS的热膜结构微加热器空腔制备通过制备牺牲层及后期释放而实现，相比体硅刻蚀的方法，桥式热膜架构微加热器制备过程中选择的牺牲层材料及相应的刻蚀技术具有工艺成熟、刻蚀工艺简单等特点，因而表面体硅技术的微加热器具有极易实现，工艺简单的优势，相比正面背面体硅刻蚀技术的微加热器的制备工艺，工艺难度大大减少，提高微加热器产品良率。具有实用性和可实现的优势。附图说明图1为本发明集成CMOS加MEMS的热膜结构微加热器俯视图。图2为本发明集成CMOS加MEMS的热膜结构微加热器的台阶应力释放结构环形。图3为本发明集成CMOS加MEMS的热膜结构微加热器的台阶应力释放结构回形。图4为本发明电子鼻阵列结构图。图5为本发明电子鼻阵列俯视图。图6为本发明CMOSASIC电路示意图。图7为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S1示意图。图8为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S2示意图。图9为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S3示意图。图10为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S4示意图。图11为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S5示意图。图12为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S6示意图。图13为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S7示意图。图14为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S8示意图。图15为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S9示意图。图16为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S10示意图。图17为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S11示意图。图18为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S12示意图。图19为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S13示意图。图20为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S14示意图。牺牲层释放前图21为本发明集成CMOS加MEMS的热膜结构微加热器制备方法步骤S15示意图。牺牲层释放后。附图标识：1、CMOSASIC电路；2、绝热层；3、绝缘层Ⅰ；4、电极柱子；41、第一层Al层；42、第二层Al层；5、牺牲层；51、第一光阻层；52、第二光阻层；6、支撑层；7、绝缘层Ⅱ；8、台阶结构层；9、加热层；10、钝化层；12、空腔。具体实施方式为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。实施例一、结构参照图1、图21，本实施例的微加热器包括：在CMOSASIC电路1上表面形成的绝热层2、绝缘层Ⅰ3，并在绝热层2及绝缘层Ⅰ3上干法刻蚀出用于与电极柱子4连接的pad的开口；在绝缘层Ⅰ3表面形成的电极柱子4；在电极柱子之间形成空腔12及悬空加热结构；加热结构由下到上依次为支撑层6、绝缘层Ⅱ7、台阶结构层8、加热层9及钝化层10；其中，绝缘层Ⅱ7覆盖支撑层6；台阶结构层8位于在绝缘层Ⅱ7正上方区域内；加热层9覆盖在含所述支撑层6，绝缘层Ⅱ7、台阶结构层8的复合结构上、并覆盖电极柱子4的上表面；；钝化层10覆盖所述加热层9；绝缘层Ⅰ3、电极柱子4、支撑层6共同形成集成CMOS加MEMS的热膜结构微加热器的空腔12，使加热器形成悬空结构。其中所述加热层9位于所述支撑层6、绝缘层Ⅱ7以及台阶结构层8的正上方区域内，所述支撑层6、绝缘层Ⅱ7以及台阶结构层8能够更稳定地支撑加热层9，有效防止微加热器简称器件受到震动碰撞时因为没有有效支撑而发生的破裂。同时，前述台阶结构层8还可以有效减缓微加热器在使用碰撞时或温度急剧变化时产生的应力，避免导致加热层9因变形翘曲而导致的破裂脱落，有效提高器件使用期间的稳靠性和使用寿命，同时所述加热层9位于所述空腔12的正上方区域内，还能保证良好的隔热效果。所述台阶结构层8的台阶状结构减缓应力和提高强度的效果与其材料的选择、宽度及台阶间距有关。在保证工艺实现的前提下，台阶越深、宽度越小、间距越小，减缓应力和提高强度效果越好。为了保证台阶结构层8能产生较好的支撑强度和绝热效果，所述台阶结构层8的下表面覆盖一层支撑层6，材料为多孔硅，其厚度为200nm～5μm，孔隙率为50％～90％，也可以是氧化硅陶瓷三氧化二铝，但不限于此。对空腔12内填充的牺牲层5，材料为多孔硅聚酰亚胺PI氧化硅SiO2氮化硅SI3N4非晶硅a-Si多晶硅poly-Si金属CuAl等，但不限于此。其中，选用多孔硅的孔隙率为50％～90％。为了保证台阶状结构具有较好的减缓应力和提高强度的效果，所述台阶结构层的台阶深度为100nm～1000nm，台阶间隙为0.5μm～50μm，宽度为1μm～50μm，本实施例中台阶间隙优选为1μm，台阶宽度优选为1μm。由于加热层一般电导率较高，为了保证安全，优选在所述支撑层6上设置绝缘层Ⅱ7，绝缘层Ⅱ7可以为氧化硅SiO2氮化硅SiN，厚度为50nm～500nm。所述加热层9可以是TaAlN薄膜，厚度为50nm～500nm。所述加热层9也可以是多晶硅poly-SiWTiNMoPt等，但不限于此。同样的，由于加热层一般电导率较高，为了保证安全，优选在所述加热层9上设置钝化层10，所述钝化层10可以是SiN，厚度为50nm～3μm。优选的，所述钝化层10也可以氧化硅SiO2聚酰亚胺PI。所述加热层9和钝化层10均具有台阶结构；优选的，所述台阶状结构层8、加热层9和钝化层10均具有台阶状类弹簧结构。为了便于加热层9引线，在绝热层9上制备连接电极11、并与电极柱子4连接，用来与ASICCMOS等读出电路连接。为了便于制备空腔12，空腔12的形成是通过释放原先填充空腔12的牺牲层5来实现的；该牺牲层5可以是聚酰亚胺PI，也可以是氧化硅SiO2氮化硅SiN非晶硅a-Si多晶硅poly-Si等，但不限于此。为了便于形成隔热的空腔12，优选在CMOSASIC电路1上制备多孔硅层，即前述绝热层2，厚度为10μm～100μm，孔隙率为50％～90％。CMOSASIC电路1优选为硅片特别是单晶硅基底，厚度为200μm～500μm。参照图2、图3，所述应力释放台阶为环形或回形。本实施例的集成CMOS加MEMS的热膜结构微加热器结构的尺寸可达到长度17μm。二、参数要求本实施例的集成CMOS加MEMS的热膜结构微加热器各层参数如下：1、CMOSASIC电路：厚度200μm～500μm。2、绝热层：多孔硅，厚度为10μm～100μm，50％-90％孔隙率。3、绝缘层Ⅰ：氧化硅SiO2，厚度为50nm～2μm。4、电极柱子：分步镀膜的方法镀Al层，厚度为2μm～20μm。5、牺牲层：聚酰亚胺PI氧化硅SiO2氮化硅SIN非晶硅a-Si多晶硅poly-Si金属CuAl等,厚度为1μm～20μm。6、支撑层：多孔硅氧化硅SiO2陶瓷三氧化二铝Al2O3，厚度为5μm～200μm，使用多孔硅时孔隙率为50％-90％。7、绝缘层Ⅱ：氮化硅SiN氧化硅SiO2陶瓷三氧化二铝Al2O3，厚度50nm～500nm。8、台阶结构层：氮化硅SiN氧化硅SiO2，厚度100nm～3μm，台阶线条line宽度：100nm～1000nm，间隙space宽度：0.5μm～50μm。9、加热层：TaAlN多晶硅poly-SiWTiNMoPt等，厚度50nm～500nm。10、钝化层：氮化硅SiN氧化硅SiO2聚酰亚胺PI，厚度50nm～3μm三、电子鼻阵列如图4、图5所示，应用表面硅技术的加热器阵列电子鼻，电子鼻中各微加热器通过电极柱子及CMOSASIC电路上的连接pad与微加热器下面的CMOSASIC电路相连。四、制备方法本实施例的集成CMOS加MEMS的热膜结构微加热器制备方法包括以下步骤：请参照图7，步骤S1：在制备好的CMOSASIC电路1,结构参照图6所示上制备绝热层2，并在绝热层2上使用干法刻蚀打开用于与电极柱子4连接的在CMOS上的pad的开口。请参照图8，步骤S2:在绝热层2上制备绝缘层Ⅰ3，并在绝缘层Ⅰ3使用干法刻蚀打开用于与电极柱子4连接的在CMOS上的pad的开口。请参照图9，步骤S3：涂覆第一层Al层41所需的第一光阻层51并图形化。请参照图10，步骤S4：蒸镀溅射第一层Al层41。请参照图11，步骤S5：通过lift-off工艺剥离第一光阻层51并制备第一层电极柱子。请参照图12，步骤S6：涂覆第二层Al层42所需的第二光阻层52并图形化。请参照图13，步骤S7:蒸镀溅射第一层Al层42。请参照图14，步骤S8：通过lift-off工艺剥离第二光阻层52并制备第二层电极柱子，制成最终所需的电极柱子。请参照图15，步骤S9:在含有所述步骤S8的电极柱子的硅基底表面制备牺牲层5。请参照图16，步骤S10：在电极柱子4和牺牲层5表面上，采用化学气相沉积CVD方法制备支撑层6。请参照图17，步骤S11：在支撑层6上采用化学气相沉积CVD方法制备绝缘层Ⅱ7。请参照图18，步骤S12：在绝缘层Ⅱ7上面制备具有应力释放的台阶结构层8。请参照图19，步骤S13：在含有所述支撑层6、绝缘层Ⅱ7、台阶结构层8的复合结构表面制备加热层9、该加热层9覆盖电极柱子4的上表面。请参照图20，步骤S14：在加热层9上制备钝化层10。请参照图21，步骤S15：采用各向同性的湿法刻蚀或干法刻蚀方法释放牺牲层5，形成空腔12，制成集成CMOS加MEMS的热膜结构微加热器。所述的方法还包括：在所述第一步前，利用浓硫酸对上CMOSASIC电路1煮10～30分钟、之后用去离子水等溶液对所述上CMOSASIC电路1进行清洗，然后用氮气吹干。为了保证较好的隔热效果，所述第一步中多孔硅层的厚度为10μm～100μm，优选100μm；孔隙率为50％～90％，优选50％；采用湿法腐蚀的方法制备。所述步骤S12中，制备所述台阶结构层8时，所述台阶结构层8落在所述绝缘层Ⅱ7正上方区域内，所述台阶结构能够更稳定地支撑加热层9，有效减缓防器件受到震动碰撞或温度急剧变化时产生的比较大的应力，防止发生破裂。为了保证安全，在所述加热层9上设置钝化层10，步骤S14中制备钝化层10的方法为：在所述加热层9上磁控溅射沉积一层氮化硅SiN，厚度可以为50nm～3μm，优选100nm～2μm。优选的，所述钝化层10也可以是氧化硅SiO2聚酰亚胺PI。所述步骤S15中的制备所述空腔12的方法为各向同性的湿法刻蚀或干法刻蚀，其中干法刻蚀的方法的具体为：先用光刻胶作为掩模层定义出空腔12的位置及形状，再用各向同性的湿法刻蚀或干法刻蚀工艺制作出空腔12。五、小结本发明的特点及优势如下：1、表面硅制备技术加热结构：工艺简单、性质优势。2、牺牲层聚酰亚胺PI氧化硅SiO2氮化硅SIN非晶硅a-Si多晶硅poly-Si金属CuAl：技术成熟，刻蚀工艺简单。3、分步镀膜技术：分步溅射蒸镀电极柱子Al柱增加电极柱子Al柱的高度,突破单层电极柱子Al柱制备限制高度，从而增加电学导通率，提高良率。4、台阶结构层：具有台阶状的薄膜结构，可以释放应力，同时在加热过程中具有类似弹簧的效果，能增加加热器的强度。5、小尺寸加热结构使小尺寸电子鼻阵列可实现化。加热层底部的支撑层和绝热层设计：增加薄膜强度，热隔离。加热层：TaAlN多晶硅poly-SiWTiNMoPt等。6、CMOS和MEMS结构单片集成加热式：小体积、低功耗、集成度高，可以直接输出数字信号，可大规模阵列化。最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

权利要求：1.单片集成的CMOS加MEMS的微加热器及制备方法，包括以下步骤：步骤S1：在制备好的CMOSASIC电路1上制备绝热层2，并在绝热层2使用干法刻蚀打开用于与电极柱子4连接的在CMOS上的pad的开口；步骤S2:在绝热层2上制备绝缘层Ⅰ3，并在绝缘层Ⅰ3使用干法刻蚀打开用于与电极柱子4连接的在CMOS上的pad的开口；步骤S3：涂覆第一层Al层41所需的第一光阻层51并图形化；步骤S4：蒸镀溅射第一层Al层41；步骤S5：通过lift-off工艺制备第一层电极柱子；步骤S6：涂覆第二层Al层42所需的第二光阻层52并图形化；步骤S7:蒸镀溅射第一层Al层42；步骤S8：通过lift-off工艺制备第二层电极柱子，制成最终所需的电极柱子4；步骤S9:在含有所述步骤S8的电极柱子的硅基底表面制备牺牲层5；步骤S10：在电极柱子4和牺牲层5表面上，采用化学气相沉积CVD方法制备支撑层6；步骤S11：在支撑层6上采用化学气相沉积CVD方法制备绝缘层Ⅱ7；步骤S12：在绝缘层Ⅱ7上面制备具有应力释放的台阶结构层8；步骤S13：在含有所述支撑层6、绝缘层Ⅱ7、台阶结构层8的复合结构表面制备加热层9、该加热层9覆盖电极柱子4的上表面；步骤S14：在加热层9上制备钝化层10；步骤S15：采用各向同性的湿法刻蚀或干法刻蚀方法释放牺牲层5，形成空腔12，制成集成CMOS加MEMS的热膜结构微加热器。2.根据权利要求1所述的单片集成的CMOS加MEMS的微加热器及制备方法，其特征在于，所述牺牲层5材料为：聚酰亚胺PI氧化硅SiO2氮化硅SiN非晶硅a-Si多晶硅poly-Si金属CuAl。3.单片集成的CMOS加MEMS的微加热器，其特征在于，所述集成CMOS加MEMS的热膜结构微加热器包括：在CMOSASIC电路1上表面形成的绝热层2、绝缘层Ⅰ3，并在绝热层2及绝缘层Ⅰ3上干法刻蚀出用于与电极柱子4连接的pad的开口；在绝缘层Ⅰ3表面形成的电极柱子4；在电极柱子之间形成空腔12及悬空加热结构；加热结构由空腔位置到上依次为支撑层6、绝缘层Ⅱ7、台阶结构层8、加热层9及钝化层10；其中，绝缘层Ⅱ7覆盖支撑层6；台阶结构层8位于在绝缘层Ⅱ7正上方区域内；加热层9覆盖在含所述支撑层6，绝缘层Ⅱ7、台阶结构层8的复合结构上、并覆盖电极柱子4的上表面；钝化层10覆盖所述加热层9；绝缘层Ⅰ3、电极柱子4、支撑层6共同形成集成CMOS加MEMS的热膜结构微加热器的空腔12，微加热器成悬空结构。4.根据权利要求3所述的单片集成的CMOS加MEMS的微加热器，其特征在于，所述加热层9位于空腔12、所述支撑层6、绝缘层Ⅱ7以及台阶结构层8的正上方区域，并覆盖电极柱子4的上表面。5.根据权利要求3或4所述的单片集成的CMOS加MEMS的微加热器，其特征在于，所述绝热层2的材料是多孔硅，厚度为10μm～100μm，孔隙率为50％～90％；用于制备CMOSASIC电路1的硅片为单晶硅片，厚度为200μm～500μm；所述绝缘层Ⅰ3的材料是氧化硅SiO2，厚度为50nm～2μm；所述绝缘层Ⅱ7的材料是氮化硅SiN氧化硅SiO2陶瓷三氧化二铝Al2O3，厚度为50nm～500m。6.根据权利要求3或4所述的单片集成的CMOS加MEMS的微加热器，其特征在于，所述台阶结构层8的台阶深度100nm～1000nm、台阶线条宽度为1μm～50μm、台阶间隙宽度为0.5μm～50μm。7.根据权利要求3或4所述的单片集成的CMOS加MEMS的微加热器，其特征在于，所述支撑层6的材料是多孔硅氧化硅SiO2陶瓷三氧化二铝Al2O3，厚度为200nm～5μm；采用多孔硅时，其孔隙率为50％～90％。8.根据权利要求3或4所述的单片集成的CMOS加MEMS的微加热器，其特征在于，所述加热层5的材料是TaAlN多晶硅poly-SiWTiNMoPt薄膜，厚度为50nm～500nm。9.根据权利要求3或4所述的单片集成的CMOS加MEMS的微加热器，其特征在于，所述钝化层6的材料是氮化硅SiN氧化硅SiO2聚酰亚胺，厚度为50nm～3μm。10.一种电子鼻阵列，其特征在于，所述电子鼻阵列将多个权利要求3至9任一项所述的单片集成的CMOS加MEMS的微加热器在硅片上不同表面区域排布制备，各微加热器通过电极柱子及CMOSASIC电路上的连接pad与微加热器下面的CMOSASIC电路相连。

百度查询： 南京潇澳酒业有限公司 单片集成的CMOS加MEMS的微加热器及制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD