申请/专利权人：西安理工大学

申请日：2022-08-17

公开（公告）日：2024-04-19

公开（公告）号：CN115348140B

主分类号：H04L27/12

分类号：H04L27/12;H04L27/26;H04L27/28

优先权：

专利状态码：有效-授权

法律状态：2024.04.19#授权;2022.12.02#实质审查的生效;2022.11.15#公开

摘要：本发明公开了一种基于FPGA的多路通信信号实现方法，具体为：模拟调制信号与数字调制信号的代码均采用Verilog及DDS实现码元生成；通过插值滤波将数字调制信号生成时其信号频率号搬移到720M时钟域；通过4路并行高速DDS产生较大的瞬时带宽；载波生成与混频，可以使信号在大瞬时带宽内任意分布，进行频谱搬移；将生成的5路信号在数字域上进行叠加成一路信号，然后将叠加后的一路信号送入到DAC中进行采样输出。本发明解决了信号发射机也能够输出大瞬时带宽及不同频率不同调制类型信号的能力。

主权项：1.基于FPGA的多路通信信号实现方法，其特征在于：具体包括如下步骤：步骤1，将通信信号分为模拟调制信号与数字调制信号，模拟调制源选择正弦波，在生成码元时数字调制源选择m序列，通过译码模块选择本路需要输出的信号类型及调制源；所述步骤1中，模拟调制信号与数字调制信号的代码均采用Verilog及DDS实现；步骤2，将滤波模块分为两部分插值滤波；所述步骤2中，两部分插值滤波为：第一部分分为两组插值滤波，将信号频率搬移到180M时钟域，第二部分为4倍插值滤波，将信号搬移到720M时钟域；步骤3，采用4路并行高速DDS产生瞬时带宽；所述步骤3中，使用4路并行高速的DDS算法，在一个时钟周期内产生4个寻址，即同时查找4个正余弦查找表，实现4路正交载波同时输出；所述步骤3中，4路相位累加算法数学公式为：Xn+p＝Xn+4K，那么可得Xn+7＝Xn+3+4K，其中，n＝0,1,2...即一次性得出Xn+4、Xn+5、Xn+6和Xn+7的值，p代表信号个数，K为频率控制字，n表示累加次数；步骤4，在信号生成插值滤波后，为了使信号可以在瞬时带宽内任意分布，需要生成载波信号来混频进行频谱搬移；步骤5，在进行混频后，将生成的5路信号在数字域上进行叠加成一路信号，然后将叠加后的一路信号送入到DAC中进行采样输出，这样即可以实现在大瞬时带宽内有多路信号同时输出。

全文数据：

权利要求：

百度查询： 西安理工大学 基于FPGA的多路通信信号实现方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD