申请/专利权人：上海华力集成电路制造有限公司

申请日：2024-01-26

公开（公告）日：2024-04-30

公开（公告）号：CN117954393A

主分类号：H01L21/8238

分类号：H01L21/8238

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.17#实质审查的生效;2024.04.30#公开

摘要：本发明提供一种降低层间介质层结构负载的方法，提供衬底，衬底上形成有浅沟槽隔离以定义出NMOS和PMOS的有源区，NMOS和PMOS的有源区上均形成有叠层结构，叠层结构由自下而上的栅介质层、栅极多晶硅层、氮化层硬掩膜和氧化层硬掩膜组成，叠层结构的侧壁均形成有侧墙结构，NMOS、PMOS上的叠层结构两侧的有源区上分别形成有第一、二外延层结构，NMOS和PMOS上的氧化层硬掩膜由于第一、二外延层结构存在有高度差；利用FCVD工艺形成覆盖叠层结构的层间介质层；研磨层间介质层至栅极多晶硅层裸露。本发明可省略一步光刻胶的沉积、省略一步EB1刻蚀和一步去胶，可能省略一步光刻胶回刻蚀光刻以及EB2刻蚀，降低了工艺难度和成本。

主权项：1.一种降低层间介质层结构负载的方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上形成有浅沟槽隔离以定义出NMOS和PMOS的有源区，所述NMOS和所述PMOS的有源区上均形成有叠层结构，所述叠层结构由自下而上的栅介质层、栅极多晶硅层、氮化层硬掩膜和氧化层硬掩膜组成，所述叠层结构的侧壁均形成有侧墙结构，所述NMOS、所述PMOS上的所述叠层结构两侧的有源区上分别形成有第一、二外延层结构，所述NMOS和所述PMOS上的所述氧化层硬掩膜由于第一、二外延层结构存在有高度差；步骤二、利用FCVD工艺形成覆盖所述叠层结构的层间介质层；步骤三、研磨所述层间介质层至所述栅极多晶硅层裸露。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 降低层间介质层结构负载的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD