龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：电子科技大学
申请日：2024-01-30
公开（公告）日：2024-04-30
公开（公告）号：CN117954499A
主分类号：H01L29/78
分类号：H01L29/78;H01L29/06;H01L27/07;H01L29/10;H01L21/336
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.05.17#实质审查的生效;2024.04.30#公开
摘要：本发明提供一种集成异质结二极管和隧穿沟道的高可靠性碳化硅MOSFET器件，包括：N型衬底、N型外延层、P‑shield区、P‑body区、N型多晶硅体区、P+接触区、N+接触区、多晶硅栅介质、多晶硅栅、源电极、漏电极；本发明提出的碳化硅MOSFET器件，通过在器件体内形成栅控隧穿异质结二极管，在不降低器件击穿电压的前提下，通过栅控隧穿电流增加导电沟道，提高器件导通能力，当器件工作在第三象限时，低开启电压的异质结二极管提前导通，抑制体二极管导通带来的双极退化，提高器件的可靠性和性能。
主权项：1.一种集成异质结二极管和隧穿沟道的SiCMOSFET器件，其特征在于包括：N型衬底10、位于N型衬底10上方的N型外延层9、位于N型外延层9上方的CSL层4和CSL层4两侧的P-shield区7、位于CSL层4上方的P-body区2、位于P-body区2上方的N+接触区3、位于P-body区2、N+接触区3、及CSL层4右侧和P-shield区7之间的多晶硅栅介质8，多晶硅栅介质8内部的多晶硅栅A5，位于CSL层4右侧的P-shield区7左侧和多晶硅栅介质8之间的N型多晶硅体区6、位于器件上方的源电极1、位于器件下方且与N型衬底10形成欧姆接触的漏电极11；源电极1与N+接触区3、P-shield区7、N型多晶硅体区6欧姆接触形成器件源极。
全文数据：
权利要求：
百度查询： 电子科技大学 集成异质结二极管和隧穿沟道的SiC MOSFET器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号