申请/专利权人：中国人民解放军国防科技大学

申请日：2024-04-10

公开（公告）日：2024-05-10

公开（公告）号：CN118011941A

主分类号：G05B19/042

分类号：G05B19/042;G01R31/3185;G06F30/331;G06F1/12

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.28#实质审查的生效;2024.05.10#公开

摘要：本发明公开了一种多FPGA分布式探针集中触发同步方法及仿真验证平台，本发明多FPGA分布式探针集中触发同步方法通过设置全局集中式触发同步节点FPGA_TRIG_SYNC，在N个FPGA中插入探针，并在FPGA_TRIG_SYNC中针对N个FPGA设置N个用于存储探针信号的先进先出队列FIFO，并结合其独有的控制方式实现多FPGA分布式探针集中触发同步。本发明旨在针对FPGA阵列中分布于各个FPGA的探针集中设置触发条件并实时监测触发，解决了在多FPGA联合仿真过程中，分布于各个FPGA的探针相互之间不能进行触发条件逻辑运算的问题，从而提高了多FPGA仿真验证平台的错误定位与诊断能力。

主权项：1.一种多FPGA分布式探针集中触发同步方法，其特征在于，包括：S101，将N+1个FPGA的时钟同步；S102，在N+1个FPGA中选择一个FPGA作为全局集中式触发同步节点FPGA_TRIG_SYNC；S103，在剩余的N个FPGA中插入探针，并在全局集中式触发同步节点FPGA_TRIG_SYNC中针对每一个已插入探针的FPGA设置一个用于存储探针信号的先进先出队列FIFO，共设置N个先进先出队列FIFO；S104，通过寄存器配置全局集中式触发同步节点FPGA_TRIG_SYNC中的各个FPGA探针的触发条件及各触发条件间的逻辑运算方式，在全局集中式触发同步节点FPGA_TRIG_SYNC收到启动信号后，确定启动调试时刻Tstart，并将启动调试时刻Tstart封装成报文通过同步网络发送至各FPGA；S105，各FPGA收到启动调试时刻Tstart后，若本地时间戳刻度等于启动调试时刻Tstart，则立刻启动调试，通过探针监测FPGA中的芯片内部信号并生成探针值，同时将本FPGA对应的节点号和探针值封装成FPGA高速串行接口gt的报文，发送至全局集中式触发同步节点FPGA_TRIC_SYNC；S106，全局集中式触发同步节点FPGA_TRIG_SYNC收到各个FPGA的报文后，解析出报文中的源FPGA对应的节点号和探针值，根据源节点号将探针值存入相对应的先进先出队列FIFO，且存入各个先进先出队列FIFO中的第一个值为相应FPGA调试启动时刻的探针值，当所有FIFO满足不为空则表明所有FPGA调试启动时刻的探针值都已存入各自的FIFO，同时读取各个FIFO的值启动触发条件的运算，并设置触发时刻时间戳Trig_time_stamp的初始值为启动调试时刻Tstart，此后只要满足所有的FIFO不为空，每个时钟周期便会读取各FIFO并进行一次触发条件运算，并更新触发时刻时间戳Trig_time_stamp的计数；若触发条件成立，则将触发时刻时间戳Trig_time_stamp停止计数，将触发时刻时间戳Trig_time_stamp的当前值作为系统触发时刻，全局集中式触发同步节点FPGA_TRIG_SYNC利用系统触发时刻的值计算出系统采样停止时刻并封装成FPGA高速串行接口gt的报文，通过触发同步网络发送给其他FPGA节点，通知各FPGA停止采样完成调试。

全文数据：

权利要求：

百度查询： 中国人民解放军国防科技大学 多FPGA分布式探针集中触发同步方法及仿真验证平台

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD