申请/专利权人:住友电气工业株式会社;住友电工印刷电路株式会社
申请日:2023-06-07
公开(公告)日:2024-05-17
公开(公告)号:CN118056477A
主分类号:H05K3/18
分类号:H05K3/18
优先权:["20220614 JP 2022-095739"]
专利状态码:在审-实质审查的生效
法律状态:2024.06.04#实质审查的生效;2024.05.17#公开
摘要:一种印刷布线板,具备:基膜,具有主面;以及导电图案,配置于主面上。导电图案具有:基底导电层,直接或间接地配置于主面上;以及电解镀铜层,配置于基底导电层上。在基底导电层与电解镀铜层的界面处位于规定的观察长度的范围内的空隙的面积的合计除以观察长度而得到的值即空隙密度为超过0.01μm2μm且在5.5μm2μm以下。在将基底导电层的厚度设为Tμm、将界面处的观察长度设为Lμm、将在观察长度的范围内存在于界面的空隙的长度的合计设为VLμm时,T×VLL的值在观察长度的范围内为0.39以下。
主权项:1.一种印刷布线板,具备:基膜,具有主面;以及导电图案,配置于所述主面上,所述导电图案具有:基底导电层,直接或间接地配置于所述主面上;以及电解镀铜层,配置于所述基底导电层上,在所述基底导电层与所述电解镀铜层的界面处位于规定的观察长度的范围内的空隙的面积的合计除以所述观察长度而得到的值即空隙密度为超过0.01μm2μm且在5.5μm2μm以下,在将所述基底导电层的厚度设为T、将所述观察长度设为L、将在所述观察长度的范围内存在于所述界面的空隙的长度的合计设为VL时,T×VLL的值在所述观察长度的范围内为0.39以下,T、L以及VL的单位分别为μm。
全文数据:
权利要求:
百度查询: 住友电气工业株式会社;住友电工印刷电路株式会社 印刷布线板
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。