申请/专利权人：兆易创新科技集团股份有限公司

申请日：2016-12-09

公开（公告）日：2024-05-17

公开（公告）号：CN108227799B

主分类号：G05F1/56

分类号：G05F1/56

优先权：

专利状态码：有效-授权

法律状态：2024.05.17#授权;2022.09.27#著录事项变更;2018.07.24#实质审查的生效;2018.06.29#公开

摘要：本发明实施例公开了一种稳压电路，所述电路包括：电压偏置单元，与快速启动单元和第一级运算放大单元相连，用于在快速启动单元的控制下为所述第一级运算放大单元提供偏置电压；第一级运算放大单元，用于在所述快速启动单元和所述偏置电压的控制下对输出电压与参考电压之间的电压差进行放大，并将结果输出给所述第二级运算放大单元；第二级运算放大单元，与快速启动单元相连，用于在快速启动单元的控制下对第一级运算放大单元的输出电压进行驱动能力放大，并输出与参考电压相同的输出电压；快速启动单元，与上述各单元相连，用于在控制信号的控制下对上述各单元提供快速启动控制信号，实现了提高稳压电路的启动速度的目的。

主权项：1.一种稳压电路，其特征在于，包括：电压偏置单元，与快速启动单元和第一级运算放大单元相连，用于在快速启动单元的控制下为所述第一级运算放大单元提供偏置电压；第一级运算放大单元，与快速启动单元和第二级运算放大单元相连，用于在所述快速启动单元和所述偏置电压的控制下对输出电压与参考电压之间的电压差进行放大，并将结果输出给所述第二级运算放大单元；第二级运算放大单元，与快速启动单元相连，用于在快速启动单元的控制下对第一级运算放大单元的输出电压进行驱动能力放大，并输出与参考电压相同的输出电压；快速启动单元，与上述各单元相连，用于在控制信号的控制下对上述各单元提供快速启动控制信号；弥勒补偿单元，分别与所述第一级运算放大单元和所述第二级运算放大单元相连，用于减慢输出电压的瞬态响应；所述电压偏置单元包括：第二PMOS管、第三PMOS管、第一NMOS管和第三NMOS管；所述第一级运算放大单元包括：第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述快速启动单元包括：第一PMOS管、第二电容、第七PMOS管、第四PMOS管和第二NMOS管，其中：所述第一PMOS管的源极与所述第二PMOS管的栅极相连，栅极与控制信号相连，漏极与所述第二电容的第一端和所述第三PMOS管的漏极相连，所述第二电容的第二端接地；所述第七PMOS管的栅极与控制信号相连，源极与电源相连，漏极与所述第六PMOS管的漏极相连；所述第四PMOS管的栅极与控制信号相连，源极与电源相连，漏极与所述第四NMOS管的漏极相连；所述第二NMOS管的栅极与控制信号相连，漏极与所述第三NMOS管的源极相连，源极与地相连。

全文数据：一种稳压电路技术领域[0001]本发明实施例涉及电路技术，尤其涉及一种稳压电路。背景技术[0002]随着集成电路的规模越来越大，复杂度也越来越高，同时对电路的各种性能要求也越来越高。[0003]例如集成电路中经常用到的低压差稳压电路，参见图1所示的传统的低压差稳压电路的电路结构示意图，电路在不工作的时候控制信号EN为低电平0,参考电压VBG也为低电平，此时第一PM0S管MP1导通，第一NM0S管丽1关闭，电位点VP1与电源VCC相连，因此电位点VP1为高电平，同样的原理，电位点VP2，VP3也都处于高电平，因此第二PM0S管MP2、第三PMOS管MP3、第五PM0S管MP5、第六PMOS管MP6以及第八PMOS管MP8均关闭；且由于此时控制信号ENB为高电平，因此第二NMOS管丽2导通，所以电位点VN1与地VSS相连，所以处于低电平，所以第四NMOS管MN4关闭，所以整个稳压电路中没有电流流过；当电路开始工作时，控制信号EN变为高电平的时候，参考电压VBG也为高电平，MN1导通，因此电位点VP1与地VSS直接相连，所以MP2和MP3导通，电位点VN1的电位逐渐升高，MN3和MN4逐渐导通，MN4的导通使得电位点VN2与地VSS相连，所以电位点VP3为低电平参考电压VBG为高电平使得MN6导通），因此MP8导通，输出端电压VOUT开始升高，当输出端电压VOUT等于参考电压VBG的时候，电路启动完成，处于稳定工作状态。[0004]由上述启动过程可以看出，传统的低压差稳压电路的启动，需要依次启动MN1、MP3,然后通过MP3对电位点VN1进行充电，然后使得MN4以及MP8导通，存在启动速度较慢的缺陷，需要进行进一步改善。发明内容[0005]本发明提供一种稳压电路，以提高电路的启动速度。[0006]本发明实施例提供一种稳压电路，所述电路包括：[0007]电压偏置单元，与快速启动单元和第一级运算放大单元相连，用于在快速启动单元的控制下为所述第一级运算放大单元提供偏置电压；[0008]第一级运算放大单元，与快速启动单元和第二级运算放大单元相连，用于在所述快速启动单元和所述偏置电压的控制下对输出电压与参考电压之间的电压差进行放大，并将结果输出给所述第二级运算放大单元；[0009]第二级运算放大单元，与快速启动单元相连，用于在快速启动单元的控制下对第一级运算放大单元的输出电压进行驱动能力放大，并输出与参考电压相同的输出电压；[0010]快速启动单元，与上述各单元相连，用于在控制信号的控制下对上述各单元提供快速启动控制信号；[0011]弥勒补偿单元，分别与所述第一级运算放大单元和所述第二级运算放大单元相连，用于减慢输出电压的瞬态响应。[0012]优选的，电压偏置单元包括:第二PM0S管、第三PMOS管、第一顺OS管和第三NMOS管，其中：[0013]所述第二PM0S管的源极与电源相连，栅极以及漏极与所述第一匪0S管的漏极相连；所述第三PM0S管的源极与电源相连，栅极与所述第二PM0S管的栅极相连，漏极与所述第三匪0S管的漏极相连;所述第一NM0S管的栅极与参考电压相连，源极与所述第三NM0S管的的源极相连;所述第三NM0S管的漏极与栅极相连。[0014]优选的，所述第一级运算放大单元包括:第五PM0S管、第六PM0S管、第四NM0S管、第五NM0S管和第六NM0S管，其中：[0015]所述第五PM0S管的源极与电源相连，栅极以及漏极与所述第五NM0S管的漏极相连;所述第六PM0S管的源极与电源相连，栅极与所述第五PM0S管的栅极相连，漏极与所述第六顺0S管的漏极相连;所述第五NM0S管的栅极与输出电压相连，源极与所述第六NM0S管的的源极以及所述第四NM0S管的漏极相连;所述第六NM0S管的栅极与参考电压相连;所述第四NM0S管的栅极与所述第三NM0S管的栅极相连，源极与第三NM0S管的源极相连。[0016]进一步地，所述第二级运算放大单元包括:第八PM0S管、第二电阻和第三电阻，其中：[0017]所述第八PM0S管的源极与电源相连，栅极与所述第六PM0S管的漏极相连，漏极与所述第二电阻的第一端相连，所述第二电阻的第二端与所述第三电阻的第一端以及输出电压端相连，所述第三电阻的第二端与地相连。[0018]进一步地，所述快速启动单元包括:第一PM0S管、第二电容、第七PM0S管、第四PM0S管和第二NM0S管，其中：[0019]所述第一PM0S管的源极与所述第二PM0S管的栅极相连，栅极与控制信号相连，漏极与所述第二电容的第一端和所述第三PM0S管的漏极相连，所述第二电容的第二端接地；所述第七PM0S管的栅极与控制信号相连，源极与电源相连，漏极与所述第六PM0S管的漏极相连;所述第四PM0S管的栅极与控制信号相连，源极与电源相连，漏极与所述第四NM0S管的漏极相连;所述第二NM0S管的栅极与控制信号相连，漏极与所述第三NM0S管的源极相连，源极与地相连。[0020]进一步地，所述弥勒补偿单元包括，第一电阻和第一电容，其中：所述第一电阻的第一端与所述第六PM0S管的漏极相连，第二端与所述第一电容的第一端相连，所述第一电容的第二端与所述第八PM0S管的漏极相连。[0021]本发明实施例提供的一种稳压电路，包括:电压偏置单元，与快速启动单元和第一级运算放大单元相连，用于在快速启动单元的控制下为所述第一级运算放大单元提供偏置电压;第一级运算放大单元，与快速启动单元和第二级运算放大单元相连，用于在所述快速启动单元和所述偏置电压的控制下对输出电压与参考电压之间的电压差进行放大，并将结果输出给所述第二级运算放大单元;第二级运算放大单元，与快速启动单元相连，用于在快速启动单元的控制下对第一级运算放大单元的输出电压进行驱动能力放大，并输出与参考电压相同的输出电压;快速启动单元，与上述各单元相连，用于在控制信号的控制下对上述各单元提供快速启动控制信号，实现了提高稳压电路的启动速度的目的。附图说明[0022]图1是传统的低压差稳压电路的电路结构示意图；[0023]图2是本发明实施例一提供的一种稳压电路的结构示意图；[0024]图3是本发明实施例二提供的一种稳压电路的结构示意图；[0025]图4是本发明实施例二提供的现有的低压差稳压电路与本实施例提供的低压差稳压电路的响应时间对比仿真图。具体实施方式[0026]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。[0027]实施例一[0028]图2为本发明实施例一提供的一种稳压电路结构示意图，本实施例适用于在集成电路中需要快速启动稳压电路的情况。具体参见如图2所示，本实施例提供的一种稳压电路具体包括：[0029]电压偏置单元210,与快速启动单元240和第一级运算放大单元220相连，用于在快速启动单元240的控制下为第一级运算放大单元220提供偏置电压；[0030]第一级运算放大单元220,与快速启动单元240和第二级运算放大单元230相连，用于在快速启动单元240和所述偏置电压的控制下对输出电压与参考电压之间的电压差进行放大，并将结果输出给第二级运算放大单元230;[0031]第二级运算放大单元230,与快速启动单元240相连，用于在快速启动单元240的控制下对第一级运算放大单元220的输出电压进行驱动能力放大，并输出与参考电压相同的输出电压V0UT;[0032]快速启动单元240,与上述各单元相连，用于在控制信号的控制下对上述各单元提供快速启动控制信号。[0033]弥勒补偿单元250,分别与第一级运算放大单元220和第二级运算放大单元230相连，用于减慢输出电压V0UT的瞬态响应。[0034]本发明实施例提供的一种稳压电路，包括:电压偏置单元，与快速启动单元和第一级运算放大单元相连，用于在快速启动单元的控制下为所述第一级运算放大单元提供偏置电压;第一级运算放大单元，与快速启动单元和第二级运算放大单元相连，用于在所述快速启动单元和所述偏置电压的控制下对输出电压与参考电压之间的电压差进行放大，并将结果输出给所述第二级运算放大单元;第二级运算放大单元，与快速启动单元相连，用于在快速启动单元的控制下对第一级运算放大单元的输出电压进行驱动能力放大，并输出与参考电压相同的输出电压;快速启动单元，与上述各单元相连，用于在控制信号的控制下对上述各单元提供快速启动控制信号；弥勒补偿单元，分别与第一级运算放大单元和第二级运算放大单元相连，用于减慢输出电压的瞬态响应，实现了提高稳压电路的启动速度的目的。[0035]实施例二[0036]图3是本发明实施例二提供的一种稳压电路结构示意图，在上述实施例的基础上，本实施例对组成所述稳压电路的各单元进行了优化，具体参见图3所示：[0037]示例性地，电压偏置单元21〇包括：第二PM0S管MP2、第三PM0S管MP3、第一匪0S管丽1和第三NMOS管MN3，其中：[0038]第二PM0S管MP2的源极与电源vcc相连，栅极以及漏极与第—NM〇s管丽丨的漏极相连;第三PM0S管MP3的源极与电源VCC相连，栅极与第二PM0S管MP2的栅极相连，漏极与第三NM0S管MN3的漏极相连;第一NM〇s管MN1的栅极与参考电压VBG相连，源极与第三NM0S管順3的源极相连;第三NM0S管MN3的漏极与栅极相连。[0039]示例性地，第一级运算放大单元220包括：第五四^管肥5、第六PM〇s管MP6、第四NM0S管MN4、第五NM0S管MN5和第六NM0S管MN6，其中：[0040]第五PM0S管MP5的源极与电源VCC相连，栅极以及漏极与第五丽0S管MN5的漏极相连;第六PM0S管MP6的源极与电源VCC相连，栅极与第五PM0S管MP5的栅极相连，漏极与第六NM0S管MN6的漏极相连;第五NM0S管MN5的栅极与输出电压V0UT相连，源极与第六NM0S管MN6的源极以及第四丽0S管丽4的漏极相连；第六匪0S管丽6的栅极与参考电压VBG相连;第四NM0S管MN4的栅极与第三NM0S管MN3的栅极相连，源极与第三NM0S管MN3的源极相连。[0041]示例性地，第二级运算放大单元230包括:第八PM0S管MP8、第二电阻R2和第三电阻R3,其中：[0042]第八PM0S管MP8的源极与电源VCC相连，栅极与第六PM0S管MP6的漏极相连，漏极与第二电阻R2的第一端相连，第二电阻R2的第二端与第三电阻R3的第一端以及输出电压端V0UT相连，第三电阻R3的第二端与地VSS相连。[0043]示例性地，快速启动单元240包括:第一PM0S管MP1、第二电容C2、第七PM0S管MP7、第四PM0S管MP4和第二NM0S管MN2，其中：[0044]第一PM0S管MP1的源极与第二PM0S管MP2的栅极相连，栅极与控制信号EN相连，漏极与第二电容C2的第一端和第三PM0S管MP3的漏极相连，第二电容C2的第二端接地；第七PM0S管MP7的栅极与控制信号EN相连，源极与电源VCC相连，漏极与第六PM0S管MP6的漏极相连;第四PM0S管的MP4栅极与控制信号EN相连，源极与电源VCC相连，漏极与第四丽0S管願4的漏极相连;第二NM0S管丽2的栅极与控制信号EN相连，漏极与第三NM0S管丽3的源极相连，源极与地VSS相连。[0045]示例性地，弥勒补偿单元250包括，第一电阻R1和第一电容C1，其中：第一电阻R1的第一端与第六PM0S管MP6的漏极相连，第二端与第一电容C1的第一端相连，第一电容C1的第二端与第八PM0S管MP8的漏极相连。[0046]为了体现本实施例提供的稳压电路相对于现有技术能够提高电路的启动速度，现将本实施例提供的一种低压差稳压电路的工作原理解释如下：[0047]电路在不工作的时候控制信号EN为低电平0,参考电压VBG也为低电平，此时MP4导通，MP7导通，丽2关闭，因此，电位点VN2和VP3为高电平，由于VP3为高电平，所以MP8关闭，所以此时电路中是没有电流的；同时，MP1是导通的，由于电容C2的存在，电位点VP1和VN1都处于高电平，由于VN1处于高电平，所以丽3和丽4导通，所以VN3与VN1、VN2相连，处于高电平；当电路开始工作时，控制信号EN变为高电平的时候，参考电压VBG也为高电平，丽2导通，电位点VN3的电位下降，同时因为电容C2的存在，电位点VN1的电位不会瞬间变为低电平，会维持较长时间的高电平状态，因此MN3和MN4都会导通，流过大电流，又因为此时输出电压V0UT还是低电平，而参考电压VBG为高电平，所以MN5仍然是关闭状态，MN6导通，流过丽4的大电流均由MN6提供，对应地，电位点VP3的电位迅速下降，从而使得MP8导通，流过的大电流经电阻R2和R3，使输出电压VOUT迅速升高，当输出电压VOUT等于参考电压VBG的时候，电路启动完成，处于稳定工作状态，由上述启动过程可以看出，本实施例提供的一种低压差稳压电路的启动无需对关键电位点例如电位点VN1进行充电，而是直接利用了电位点VN1的高电平状态，使得MN4导通，进而使得MP8导通，使整个稳压电路中迅速流过大电流，完成稳压电路的快速启动，相比于现有技术参考背景技术中的描述，此处不再赘述）：需要首先对电位点VN1进行充电，然后才能使得MN4导通，进而使的MP8导通，使整个稳压电路中流过大电流，本实施例提供的低压差稳压电路的启动速度更快。具体的，可以参见图4所示现有的低压差稳压电路结构与本实施例提供的低压差稳压电路结构的响应时间对比仿真图，其中，横轴表示时间ns，纵轴表示电压v，响应时间从原来的49ns提高到了7ns，改善效果比较突出；其中，响应时间即表征了电路的启动速度，响应时间越短表示启动速度越快。[0048]本实施例的技术方案，在实施例一的基础上，对所述稳压电路的各单元进行了具体化，实现了提高稳压电路的启动速度的目的。[0049]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

权利要求：1.一种稳压电路，其特征在于，包括：电压偏置单元，与快速启动单元和第一级运算放大单元相连，用于在快速启动单元的控制下为所述第一级运算放大单元提供偏置电压；第一级运算放大单元，与快速启动单元和第二级运算放大单元相连，用于在所述快速启动单元和所述偏置电压的控制下对输出电压与参考电压之间的电压差进行放大，并将结果输出给所述第二级运算放大单元；第二级运算放大单元，与快速启动单元相连，用于在快速启动单元的控制下对第一级运算放大单元的输出电压进行驱动能力放大，并输出与参考电压相同的输出电压；快速启动单元，与上述各单元相连，用于在控制信号的控制下对上述各单元提供快速启动控制信号；弥勒补偿单元，分别与所述第一级运算放大单元和所述第二级运算放大单元相连，用于减慢输出电压的瞬态响应。2.根据权利要求1所述的电路，其特征在于，所述电压偏置单元包括:第二PMOS管、第三PMOS管、第一NMOS管和第三NMOS管，其中：所述第二PMOS管的源极与电源相连，栅极以及漏极与所述第一NMOS管的漏极相连;所述第三PMOS管的源极与电源相连，栅极与所述第二PMOS管的栅极相连，漏极与所述第三NMOS管的漏极相连;所述第一匪0S管的栅极与参考电压相连，源极与所述第三NMOS管的源极相连;所述第三NMOS管的漏极与栅极相连。3.根据权利要求2所述的电路，其特征在于，所述第一级运算放大单元包括:第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中：所述第五PMOS管的源极与电源相连，栅极以及漏极与所述第五NMOS管的漏极相连;所述第六PMOS管的源极与电源相连，栅极与所述第五PMOS管的栅极相连，漏极与所述第六NMOS管的漏极相连;所述第五NMOS管的栅极与输出电压相连，源极与所述第六NMOS管的源极以及所述第四匪0S管的漏极相连；所述第六NMOS管的栅极与参考电压相连；所述第四NMOS管的栅极与所述第三NMOS管的栅极相连，源极与第三NMOS管的源极相连。4.根据权利要求3所述的电路，其特征在于，所述第二级运算放大单元包括:第八PMOS管、第二电阻和第三电阻，其中：所述第八PMOS管的源极与电源相连，栅极与所述第六PMOS管的漏极相连，漏极与所述第二电阻的第一端相连，所述第二电阻的第二端与所述第三电阻的第一端以及输出电压端相连，所述第三电阻的第二端与地相连。5.根据权利要求4所述的电路，其特征在于，所述快速启动单元包括:第一PMOS管、第二电容、第七PMOS管、第四PMOS管和第二NMOS管，其中：所述第一PMOS管的源极与所述第二PMOS管的栅极相连，栅极与控制信号相连，漏极与所述第二电容的第一端和所述第三PMOS管的漏极相连，所述第二电容的第二端接地;所述第七PMOS管的栅极与控制信号相连，源极与电源相连，漏极与所述第六PMOS管的漏极相连；所述第四PMOS管的栅极与控制信号相连，源极与电源相连，漏极与所述第四NMOS管的漏极相连;所述第二NMOS管的栅极与控制信号相连，漏极与所述第三NMOS管的源极相连，源极与地相连。6.根据权利要求5所述的电路，其特征在于，所述弥勒补偿单元包括，第一电阻和第一电容，其中：所述第一电阻的第一端与所述第六PMOS管的漏极相连，第二端与所述第一电容的第一端相连，所述第一电容的第二端与所述第八PM0S管的漏极相连。

百度查询： 兆易创新科技集团股份有限公司 一种稳压电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD