申请/专利权人：华为技术有限公司

申请日：2016-12-23

公开（公告）日：2020-01-10

公开（公告）号：CN108242968B

主分类号：H04L1/00(20060101)

分类号：H04L1/00(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.01.10#授权;2018.07.27#实质审查的生效;2018.07.03#公开

摘要：一种信道编码方法及信道编码装置，该方法包括：对待编码的比特序列分别进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理的各比特序列输入编码器中的编码块。如此，每预处理一次，都将预处理的比特序列按照该排列顺序，将比特序列放入对应的编码块中。采用本方案，即使发送设备不知道这些并行信道的确切容量，也能够设计出正确的发送设备的编码方案，以及接收设备正确译码的方案，也能保证并行信道的合容量能够达到1。

主权项：1.一种信道编码方法，其特征在于，所述方法包括：对N个比特序列进行预处理；按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M≥2；在每个编码器中对预处理后的N个比特序列进行编码后，得到对应的M个编码序列；将得到的M个编码序列分别在M个并行信道中发送；每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，所述按照编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，在每个编码器中对输入的预处理后的N个比特序列进行编码，得到M个编码序列，包括：按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，并对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列；以及还包括以下两项中的至少一项：按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，并对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列；或者，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。

全文数据：_种信道编码方法及信道编码装置技术领域[0001]本发明涉及信道编码技术领域，尤其涉及一种信道编码方法及信道编码装置。背景技术[0002]通信系统中通常采用编码技术提高通信系统的峰值和数据传输的可靠性，需要在发射端采用线性预编码来调整发射信道的幅度和相位。发射设备和接收设备端均存储预编码矩阵码本，发射设备可通过对信道传输矩阵进行分解得到预编码矩阵，然后再分别对各数据进行编码，并送入对应的并行信道中发送。但是，通常预编码方法需要知道各并行信道的具体信道情况包括容量），在不知道每个并行信道的容量的情况下，一般只能采用分集Diversity技术，但通常的分集技术都是针对同一个编码块中的不同调制符号进行，因此无法通过编码技术获取编码增益，无法充分得到并行信道的信道容量，或者说，达不到合容量为1。发明内容[0003]本发明提供了一种信道编码方法及信道编码装置，能够充分利用极化Polar码的特点，解决现有技术中在基于并行信道发送数据时，信道的合容量较低的问题。这里的并行信道是指基于时域或者频域的两个或者多个信道，数据在并行信道上通过相同的处理或者不同的处理包括但不限于编码、调制、加扰、共辄等处理重复发送。[0004]第一方面提供一种信道编码方法，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，不同的编码器中编码块所包括的子编码块个数相同。每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高排列，P为正整数，P彡N。该方法包括：[0005]先对N个比特序列进行预处理，该预处理的方式主要包括正序排列、反序排列或线性变换，也可以包括其他的预处理方式。[0006]然后，按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M多2；[0007]在每个编码器中对输入的预处理后的N个比特序列进行编码后，得到对应的M个编码序列。然后，通过资源映射将得到的M个编码序列分别在M个并行信道中发送。资源映射是指:对于每个用于传输编码序列的信道，将要发送的编码序列映射到虚拟资源块，再将映射到虚拟资源块的编码序列映射到物理资源块，最后通过物理资源块对应的信道发送。[0008]与现有机制相比，本发明中，并不需要知晓每个并行信道的容量，在将重复数据输入编码器之前，先对重复数据进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的重复数据输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送这N个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这N个比特序列。[0009]在一些可能的设计中，根据需要重复编码的次数，可对不同的比特序列做不同的预处理。将每次预处理后的N个比特序列输入子编码块，以及对输入的比特序列编码，主要包括：[0010]a、按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，并对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列。[0011]具体来说，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，l4时，将所述N个比特序列映射到多元域2q，q为大于或等于2的正整数。[0023]在将线性变换后的N个比特序列输入第三编码器之后，并对输入所述第三编码器的线性变换后的N个比特序列进行编码之前，将输入所述第j个第三编码器的映射到X元域的所述N个新比特序列映射为二进制序列。[0024]在一些可能的设计中，线性变换的矩阵满足：[0025]，其中，13」,113」,2‘"13」，表不对待输入第]·个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，am^aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。[0026]在一些可能的设计中，在对N个比特序列进行预处理之后，在按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之前，还可以在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。通过赋零的方式，能够简化编码运算的过程。[0027]本发明中，前述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。[0028]在一些可能的设计中，在对比特序列编码时，可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，得到对应的编码序列。通过选择合适的编码矩阵，能够得到符合业务需求的编码序列，也能得到具备某种特性的编码序列，例如抗干扰性强、提高比特序列的频谱特性、减少差错等，具体编码矩阵的类型和数量本发明不作限定。[0029]第二方面提供一种信道编码方法，所述方法包括：[0030]首先对第一数据流和第二数据流分别进行预处理，所述第一数据流包括他个比特序列，所述第二数据流包括他个比特序列，NjPN2为正整数。[0031]然后，按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的第一数据流中的比特序列和每次预处理后的第二数据流的比特序列均分别输入M个编码器中的一个编码器的不同编码块的子编码块，M彡2;在每个编码器中，所述第一数据流的第k+1个比特序列所在的编码块和所述第二数据流的第k个比特序列在同一编码块，k为正整数；[0032]再针对每个编码器，对所述第一数据流的第k个比特序列所在的编码块内的比特序列进行编码，即可得到对应的编码序列，所述第二数据流的第k个比特序列位于一个编码块中可靠性最高的子编码块。[0033]最后，通过资源映射将得到的编码序列分别在M个并行信道发送。资源映射是指：对于每个用于传输编码序列的信道，将要发送的编码序列映射到虚拟资源块，再将映射到虚拟资源块的编码序列映射到物理资源块，最后通过物理资源块对应的信道发送。[0034]其中，不同的编码器中编码块所包括的子编码块个数相同。每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，N=N1或者N=N2;每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高低排列，P为正整数，P多N。[0035]相较于现有机制，本发明中，并不需要知晓每个并行信道的容量，在将数据流输入编码器之前，先对数据流中的比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这些比特序列。[0036]在一些可能的设计中，根据需要重复编码的次数，可对不同的比特序列做不同的预处理。将每次预处理后的N个比特序列输入子编码块，以及对输入的比特序列编码，主要包括：[0037]a、按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块，并对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列。[0038]具体来说，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特集合输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，l4时，将所述N个比特序列映射到多元域2q，q为大于或等于2的正整数。[0048]然后，在将线性变换后的N个比特序列输入第三编码器中的编码块的子编码块之后，并对输入所述第三编码器的线性变换后的N个比特序列进行编码之前，将输入所述第j个第三编码器的映射到X元域的所述N个新比特序列映射为二进制序列。[0049]在一些可能的设计中，线性变换的矩阵满足：[0050]，其中，bj,ibj,2…bj,N表不对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，am^aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。[0051]在一些可能的设计中，还可以在对第一数据流和第二数据流分别进行预处理之后，在按照比特序列的位顺序和编码器中编码块的时域位置增序，将N个比特序列中的第i个比特集合输入所述第一编码器中的第i个编码块的第i个子编码块之前，在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。通过赋零的方式，能够简化编码运算过程。[0052]在一些可能的设计中，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。[0053]在一些可能的设计中，可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，得到对应的编码序列。通过选择合适的编码矩阵，能够得到符合业务需求的编码序列，也能得到具备某种特性的编码序列，例如抗干扰性强、提高比特序列的频谱特性、减少差错等，具体编码矩阵的类型和数量本发明不作限定。[0054]本发明第三方面提供一种信道编码方法，该方法中，每个编码器包括时域位置或频域位置连续的编码块，不同的编码器中编码块所包括的子编码块个数相同。每个编码块包括多个子编码块，编码块中的子编码块与可靠性对应;在每个编码块中，各子编码块的可靠性按照时域增序或频域增序从低至高排列。该方法包括：[0055]首先对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数。可选的，针对不同的比特序列的预处理方式不同。[0056]然后，按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块;其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第（j+i个编码块的第i个子编码块的位置用Q1,ϋ+1表示，i4时，将线性变换后的各比特序列映射到多元域2q，q为大于或等于2的正整数。[0073]在一些可能的设计中，线性变换的矩阵满足：[0074]，.其中，匕15,也,2"七1^表不输入第12;所述第一数据流的第k+1个比特序列所在的编码块和所述第二数据流的第k个比特序列在同一编码块，k为正整数；[0098]对输入编码器中的所述第一数据流的第k个比特序列所在的编码块内的比特序列进行编码，即可得到对应的编码序列，所述第二数据流的第k个比特序列位于一个编码块中可靠性最高的子编码块。[0099]通过收发器将编码得到的编码序列分别在M个并行信道发送。[0100]本发明第六方面提供一种信道编码装置，具有实现上述第三方面提供的信道编码方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。硬件或软件包括一个或多个与上述功能相对应的模块，所述模块可以是软件和或硬件。[0101]—种可能的设计中，该装置包括：[0102]处理模块，用于对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数;按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块;其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第（j+i个编码块的第i个子编码块的位置用Q1,ϋ+1表示，i|2·—^i.VJ=k%·—]xFj，其中，bj,ibj,2…bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，am^aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。还可以基于本发明中举出的公式进行变形得到其他线性变换的公式，具体线性变换的公式本发明不作限定。[0144]102、按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块。[0145]其中N和M为正整数，M多2,并且每次预处理后输入的编码器不同。[0146]103、在每个编码器中对输入的预处理后的N个比特序列进行编码后，得到对应的M个编码序列。[0147]在编码时，可以根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，便可得到对应的编码序列。[0148]假设共需要3个并行信道，那么对应编码器中的3个编码矩阵是A、B和C，将这三个编码矩阵分别与输入的N个比特序列ao，ai，a2,…，aN-i相乘后可得到：[0152]对于任意kl彡0，k2彡0，k3彡0，kl、k2和k3均为整数，kl+k2+k3=N-I;[0153]在接收设备端，根据预先定义的编码译码码本，使用通用译码矩阵对接收到的比特序列进行译码。如果知道前kl个X，即知道Xt，Xi，X2，…，Xki;译码出前k2个y，即可计算出y〇，yi，y2,…，yk2，译码出前k3个z，即可计算出（ζ〇，ζι，ζ2,…，zk3，依此类推，最终接收端可以译出（ao，ai，a2，…，aN-1。[0154]此外，由于编码矩阵能够影响信道容量大小，进而影响通信系统的系统性能，所以还可以设计各编码矩阵的权重参数以选择适应的编码矩阵对各比特序列进行编码。[0155]由于本发明的重复数据的发送基于重复编码和并行信道，故针对不同的信道，所做的预处理可能相同或不同。在步骤103中，将步骤101中预处理的N个比特序列输入对应的编码块，并进行编码的情况主要分下述两种场景：[0156]—、M=2的场景中[0157]需要对N个比特序列分别进行两次不同的预处理，然后将每次预处理后的N个比特序列输入一个编码器中，每次预处理后输入的编码器不同。主要分下面两种情况：[0158]a、对这N个比特序列进行1次正序排列后输入一个编码器，以及进行1次线性变换输入另一个编码器。[0159]b、对这N个比特序列进行1次正序排列后输入一个编码器，以及进行1次反序排列后输入另一个编码器。[0160]二、M彡3的场景中[0161]需要对这N个比特序列进行1次正序排列、1次反序排列以及M-2次线性变换的预处理。其中的M-2次线性变换可以采用相同或不同的公式分别进行预处理，具体在这M-2次线性变换中所采用的公式本发明不作限定。[0162]下面分别对正序排列、反序排列以及线性变换后，将N个比特序列分别输入M个编码器，并分别进行编码的过程进行具体说明。[0163]1对于正序排列后的编码：[0164]在编码时，可以按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将正序处理后的所述N个比特序列输入第一编码器中的编码块的子编码块，然后对输入所述第一编码器的所述N个比特序列进行编码，即可得到编码后的第一编码序列。[0165]其中，将N个比特序列输入第一编码器的过程如下：[0166]按照比特序列的位顺序和编码器中编码块的时域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，^ΞΡ〇[0167]⑵对于反序排列后的编码：[0168]按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置降序，依次将预处理后的N个比特序列输入第二编码器中的编码块的子编码块，并对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列。可选的，也可以先对这N个比特序列的各比特序列先进行反序排列，然后按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将反序排列后的N个比特序列的每个比特序列输入第二编码器中的编码块的子编码块。只要可以达到相同的目的都可，具体针对这N个比特序列中的各比特序列所做的预处理，本发明不作限定。[0169]其中，将所述N个比特序列输入第二编码器的过程如下：[0170]按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第二编码器中的第j个编码块的第j个子编码块，j为正整数，1彡j彡P。[0171]3对于线性变换后的编码：[0172]按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。[0173]其中，线性变换的次数为M-2次，所述第三编码器的个数为至少一个。相应的，对所述N个比特序列进行线性变换的过程如下：[0174]首先，对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且1彡k彡N。[0175]然后，将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，l4时，将所述N个比特序列映射到多元域2q，q为大于或等于2的正整数。[0187]图3为将N个比特序列（包括ao，ai,a2,输入2个并行信道中发送的一种示意图，即1=2的场景。在1=2的场景中，需要对30,31，32,〜312^-1进行两次预处理，以得到两份重复数据。对于每份重复数据而言，都需要按照重复数据中各比特的位顺序和待输入的编码器中编码块的子编码块的位置的排列顺序分别输入到对应的编码器中。以下以正序排列和反序排列两种预处理为例，具体如下：[0188]对于正序排列的重复数据:分别将N个比特序列（包括比特序列ο，1，2，···Ν-2，an放置在第一个编码器的N个连续的编码块的输入端。其中，将ao放在第一个编码块中索引为〇的子编码块，将m放在第二个编码块中索引为1的子编码块，将a2放在第三个编码块的中索引为2的子编码块，依此类推，将au放在第N个编码块中索引为N的子编码块。然后对输入第一编码器中的aQ，ai，a2，…汹―2，aN—1进行编码，或者可以在第一编码器中的每个编码块的输入端放满比特序列后，再进行编码。本发明不对编码的时序进行限定。[0189]对于反序排列的重复数据:将N个比特序列包括比特序列序排列后形成a^an^a^ao，然后分别放在第二个编码器的N个连续的编码块的输入端。其中，将aN-i放在第一个编码块中索引为O的子编码块，将aN-2放在第二个编码块中索引为1的子编码块，依此类推，将31放在第三个编码块的中索引为N-2的子编码块，将ao放在第N个编码块中索引为N-I的子编码块。同样，对输入第二编码器中的编码，或者可以在第二编码器中的每个编码块的输入端放满比特序列后，再进行编码。[0190]前述内容中的编码器、编码块、子编码块、编码块中子编码块的位置的排列顺序、预处理方式、比特序列输入子编码块的规则、编码规则、线性变换的矩阵、输入各子编码块的比特序列的长度、X元域和编码矩阵等特征也同样适用于本发明中后续内容中所有的实施例包括图4-图12中任一所对应的实施例），后续类似之处均不再赘述。[0191]在另一些应用场景中，考虑到编码器需要同时对至少两个数据流进行编码处理，依旧可按照编码器中编码块的子编码块的位置的排列顺序，分别将至少两个数据流输入M个编码器，再对同一个编码器中的比特序列进行编码。为了提高编码效率和编码器的利用率，还可以设置将各数据流输入编码器的顺序，和对输入编码器中的数据流进行编码的编码规则。通过按照统一的规则将至少两个数据流输入同一个编码器，以及按照编码规则对至少两个数据流进行编码，能到提高编码效率，也能保证编码增益以及实现在无需知晓各信道的容量，仅根据M个信道的合容量即可达到合容量为1的目的。图4和图5为多个数据流在两个并行信道中编码的两种示意图。[0192]图4中，在两个编码器中分别输入编码a数据流ao、ai和a2、b数据流bo、bi和b2、c数据流CQ、C1和C2、d数据流do、di和d2、e数据流eo、ei和Θ2以及球女据流fo、fi和f2。[0193]图5中，在两个编码器中分别输入编码a数据流a〇-a4、b数据流b〇-b4、c数据流c『C4、d数据流d〇-d4、e数据流eo_e4以及徵据流Cf『f4〇[0194]图4和图5中，先对各子编码块赋零，再分别输入各数据流。每个编码块的长度相同，编码块中的子编码块的长度可相同或不相同，子编码块的长度表示该子编码块的能容纳的比特数目。如图4所示，假设一个编码块的长度为N即包括N个子编码块），在ao、bdPc2所在的编码块中，ao所在的子编码块的长度为rN，h所在的子编码块的长度为（l-2rN，C2m在的子编码块的长度为rN，图5同理，不再赘述。[0195]针对图4和图5的编码，可以采用将编码器放满比特序列后再进行编码；也可以按照数据流输入编码器的先后顺序依次进行编码;还可以在输入下一个数据流后，对在先输入的数据流的部分或全部比特序列进行编码。此外，在对在先输入的数据流进行编码的同时，也可以对本次输入的部分比特序列进行编码。具体的编码规则可根据实际编码需求灵活选择，具体本发明不作限定。[0196]实际应用中，在将至少两个数据流分别输入各编码器时，可以对数据流的输入先后时序进行限定，假设要同时对数据流1、数据流2和数据流3进行编码，那么可以按照编码规则，依次将数据流1、数据流2和数据流3按先后顺序分别输入对应的编码器中，然后进行编码;或者还可以在将数据流1中的一部分比特序列，以及将数据流2的一部分数据流输入编码器后，即可对已输入编码器中的部分数据流1的比特序列进行编码，在数据流3的部分比特序列输入编码器后，对已输入编码器中的部分数据流12的比特序列进行编码，依此类推，直至所有的比特序列都编码完。参照图6,下面以输入M个编码器中的多个数据流中的第一数据流和第二数据流的编码进行说明：[0197]201、对第一数据流和第二数据流分别进行预处理。[0198]其中，所述第一数据流包括他个比特序列，所述第二数据流包括犯个比特序列，N1和他为正整数，NjPN2可相等或不等。可根据当前编码器中空闲的子编码块的比特容量来划分数据流，例如当前某些空闲的子编码块的比特容量较大时，可将划分出比特数目较多的比特序列，以便放置在这些比特容量较大的子编码块中；或者还可以根据数据流中比特序列的重要性来划分，也可同时结合预处理方式改变重要性高的比特序列的位顺序，从而尽量将重要性高的比特序列输入到可靠性高的子编码块。NjPN2的取值可变化，具体划分的规则本发明不作限定。[0199]202、按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的第一数据流中的比特序列和每次预处理后的第二数据流的比特序列均分别输入M个编码器中的一个编码器的不同编码块的子编码块。[0200]其中，M多2,在每个编码器中，所述第一数据流的第k+Ι个比特序列所在的编码块和所述第二数据流的第k个比特序列在同一编码块，k为正整数。[0201]203、针对每个编码器，对所述第一数据流的第k个比特序列所在的编码块内的比特序列进行编码，得到编码序列。[0202]其中，所述第二数据流的第k个比特序列位于一个编码块中可靠性最高的子编码块。[0203]204、通过资源映射，将得到的编码序列分别在M个并行信道发送。[0204]与现有机制相比，本发明中，发射设备并不需要知晓每个并行信道的容量，在将数据流输入编码器之前，先对数据流中的比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这些比特序列。[0205]需要说明的是，由于输入同一编码器中的多个数据流的大小不一、其中重要性高的比特数不一等因素，可能会存在各自划分的比特序列数目不等，可能会存在下述两种情况:一种情况中，最终可能会出现在后输入的数据流占据的编码块较少，而在先输入的数据流占据的编码块较多的情况;另一种情况中，在最后一份数据流输入编码块后，再无新的数据流输入该编码器，且该编码器的输入端并未放满比特序列的情况。在这两种情况下，不足以按照步骤203中所示的编码规则对在先输入的部分比特序列进行编码，那么，在这两种情况下，无需等待，均可直接对剩余的部分比特序列进行编码，这样能够提高编码的效率，减少不必要的等待。[0206]下面以对数据流a、数据流b、数据流c、数据流d以及数据流e进行编码为例。[0207]如图7所示，分别将数据流3“-5、数据流匕〇3〇-134、数据流^-32、数据流1do_d2以及数据流eeo_e2输入同一个编码器中。其中，8〇、13、3、1和6均在所在的编码块中可靠性最高的子编码块的位置。那么，在输入a〇-a2后，对ao所在的编码块内的比特序列进行编码;输入bo-b4后，对bo所在的编码块内的比特序列（包括bo和ai进行编码;输入cq-C2后，对Co所在的编码块内的比特序列包括Co、bi和a2进行编码;输入do-cb后，对do所在的编码块内的比特序列包括do、Ci、b2和a4进行编码;输入e『e2后，对a4所在的编码块内的比特序列包括eo、di、C2、b3和as进行编码。最终还剩下ei、d2、b4和e2还未编码，那么不论图7中的子编码块X和子编码块y是否后续一段时间内还会输入比特序列，为了保证编码效率，无需等待，可直接对m所在的编码块内的比特序列包括ei、c^Pb4进行编码，以及对⑵所在的编码块内的比特序列包括e2进行编码。[0208]如图8所示，分别将正序排列的数据流aa〇-a2、数据流bb〇-b2、数据流cCQ-C2、数据流ddQ-d2、数据流eeo、ei以及数据流ffQ-f2输入#1号信道对应的编码器中，以及将反序排列的数据流aa〇-a2、数据流bb〇-b2、数据流cCQ-C2、数据流ddo-cb、数据流eeo、ei以及数据流ffo_f2输入#1号信道对应的编码器。来自同一份数据流的比特序列形成对角位置，例如ao、ai和a2形成对角位置，其他类似。对于#1信道，输入ao_a2后，对ao所在的编码块内的比特序列进行编码;输入b〇-b2后，对bo所在的编码块内的比特序列进行编码;输入CQ-C2后，对Cl所在的编码块内的比特序列进行编码;输入d〇-d2后，对do所在的编码块内的比特序列进行编码;输入eo、則后，对eo所在的编码块内的比特序列进行编码;输入fQ后，对fo所在的编码块内的比特序列进行编码。然后对阴影方框所示的子编码块所在的编码器内的比特序列进行编码，对于#2信道同理，不作赘述。[0209]参照图9,下面以输入M个编码器中的比特序列集合中的每个比特序列的编码进行说明：[0210]301、对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理。[0211]其中，上述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数。[0212]在对不同的比特序列进行预处理过程中，针对不同的比特序列的预处理方式可不同，也可相同。以及针对不同的比特序列的预处理次数可相同或不同，具体本发明均不作限定。[0213]302、按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块。[0214]其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第（j+i个编码块的第i个子编码块的位置用QiW表示，i4表示比特序列c中的^的对应第4个编码块的#1子编码块的位置；[0238]Q2,5表示比特序列c中的：2的对应第5个编码块的#2子编码块的位置；[0239]Qo,4表示比特序列d中的do的对应第4个编码块的#0子编码块的位置；[0240]Q1,5表示比特序列d中的Cl1的对应第5个编码块的#1子编码块的位置；[0241]Q2,6表示比特序列d中的d2的对应第6个编码块的#2子编码块的位置；[0242]Q〇,5表示比特序列e中的eo的对应第5个编码块的#0子编码块的位置；[0243]Qi,6表示比特序列e中的ei的对应第6个编码块的#1子编码块的位置；[0244]Qq,6表示比特序列f中的的对应第6个编码块的#0子编码块的位置。[0245]对于#1信道，输入a〇-a2后，对Qo,i所在的编码块内的比特序列进行编码;输入b〇-b2后，对Qo,2所在的编码块内的比特序列进行编码;输入CQ-C2后，对Qq,3所在的编码块内的比特序列进行编码;输入d〇-d2后，对Qo,4所在的编码块内的比特序列进行编码。然后对阴影方框所示的子编码块所在的编码器内的比特序列进行编码。对于#2信道同理，不作赘述。[0246]可选的，同一个比特序列中的各子序列的长度相同或不同，子序列的长度划分可根据实际空闲的子编码块的长度、子序列的重要性等因素来划分，具体本发明不作限定。此夕卜，对于每份重复数据而言，重复数据中的子序列会被预处理多次，但需要保证第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。[0247]以上对本发明中一种信道编码方法进行说明，以下对执行上述信道编码方法的信道编码装置进行描述。其中，信道编码装置包括处理模块、编码器和收发模块，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高排列，P为正整数，P多N。[0248]—、参照图10，对信道编码装置进行说明，信道编码装置包括：[0249]处理模块，用于对N个比特序列进行预处理，并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，2;[0250]编码器，用于对输入编码器中的预处理后的N个比特序列进行编码，得到对应的M个编码序列；[0251]收发模块，用于将编码得到的M个编码序列分别在M个并行信道中发送。[0252]本发明实施例中，处理模块并不需要知晓每个并行信道的容量，在将重复数据输入编码器之前，处理模块可先对重复数据进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的重复数据输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的比特序列都有规律的输入到对应的子编码块。既能够实现正确的发送这N个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出这N个比特序列。[0253]可选的，在一些发明实施例中，所述处理模块具体用于：[0254]先按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序。然后，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，再由所述第一编码器对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列；[0255]以及还包括以下两项中的至少一项：[0256]先按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序。然后，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，再由所述第二编码器对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列；[0257]或者，先按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序。然后，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，再由所述第三编码器对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。[0258]在一些发明实施例中，所述处理模块具体用于：[0259]按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，彡P。[0260]可选的，在一些发明实施例中，所述处理模块具体用于：[0261]按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第一编码器中的第j个编码块的第j个子编码块，j为正整数，1彡j彡P。[0262]可选的，在一些发明实施例中，所述处理模块具体用于：[0263]先对所述N个比特序列进行线性变换，具体是指:对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且KkSN。其中，线性变换的次数为M-2次，所述第三编码器的个数为至少一个。[0264]再将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，Km4时，将所述N个比特序列映射到多元域2q，q为大于或等于2的正整数。[0290]可选的，线性变换的矩阵满足：[0291]*其中，13」,113」,2‘"13」，表不对待输入第]_个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，am^aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。[0292]可选的，在一些发明实施例中，在对第一数据流和第二数据流分别进行预处理之后，在按照比特序列的位顺序和编码器中编码块的时域位置增序，将N个比特序列中的第i个比特集合输入所述第一编码器中的第i个编码块的第i个编码位置之前，所述处理模块还用于：[0293]在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。[0294]可选的，在一些发明实施例中，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。[0295]可选的，在一些发明实施例中，在编码时，编码器可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的所述N个比特序列与所述编码矩阵相乘，得到对应的编码序列。[0296]三、参照图10，对信道编码装置进行说明，信道编码装置包括：[0297]处理模块，用于对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数;按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块;其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第（j+i个编码块的第i个子编码块的位置用Q1,ϋ+1表示，iN，i为非负整数，j和M为正整数;其中至少有两个编码器中的比特序列所采用的预处理方式不同；[0298]编码器，用于对所述Q1,G+1所在的编码块内的比特序列进行编码，得到对应的编码序列；[0299]收发模块，用于分别将每次编码得到的编码序列在M个并行信道发送。[0300]其中，每个编码器可包括时域位置或频域位置连续的编码块，每个编码块包括多个子编码块，编码块中的子编码块与可靠性对应;在每个编码块中，各子编码块的可靠性按照时域增序或频域增序从低至高排列。[0301]本发明实施例中，处理模块并不需要知晓每个并行信道的容量，在将比特序列输入编码器之前，即可先对比特序列进行预处理，然后按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的比特序列输入M个编码器中的一个编码器中的编码块的子编码块中，就能保证所有输入编码器中的子序列都有规律的输入到对应的子编码块。既能够实现正确的发送上述每个比特序列，又能通过编码的增益达到预设的信道容量，还能够使得接收设备正确译码出每个比特序列。[0302]可选的，在一些发明实施例中，针对不同的比特序列的预处理方式可不同。[0303]可选的，在一些发明实施例中，每个所述编码器具体用于：[0304]针对所述编码器内的比特序列，依次对第j个比特序列的第i个子序列所在的编码块内的比特序列进行编码、对第j+1个比特序列的第i个子序列所在的编码块内的比特序列进行编码、以及对第j+2个比特序列的第i个子序列所在的编码块内的比特序列进行编码。[0305]可选的，在一些发明实施例中，所述处理模块具体用于：[0306]按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将同一个比特序列的每个子序列输入第一编码器中的编码块的子编码块；[0307]以及还包括以下两项中的至少一项：[0308]按照比特的位顺序和编码器中编码块的时域位置或频域位置降序，依次将所述同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块；[0309]或者，按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述同一个比特序列的每个子序列输入第三编码器中的编码块的子编码块。[0310]可选的，在一些发明实施例中，所述预处理方式包括线性变换，当M多3时，线性变换的次数至少为一次，所述第三编码器的个数为至少一个。[0311]其中，线性变换的矩阵可满足：[0312]〜其中，匕1^,:^,2"七1^表不输入第1:个第三编码器的线性变换后的同一个比特序列的子序列，ma2"_aN分别表示待输入第k个第三编码器的同一个比特序列的子序列，Fk表示线性变换的矩阵，N为编码器中编码块的个数，k和N为正整数，且lkN。[0313]可选的，在一些发明实施例中，在所述处理模块将预处理后的第1个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之后，在对所述QiG+υ所在的编码块内的比特序列进行编码之前，所述编码器还可用于：[0314]将当前输入预处理后的第1个比特序列的编码器中除位置弘,1+1之外的其他子编码块赋零。[0315]可选的，在一些发明实施例中，同一个比特序列中的各子序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。[0316]可选的，在一些发明实施例中，对于每个编码器而言，在编码时，所述编码器可根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的比特序列集合与所述编码矩阵相乘，得到对应的编码序列。[0317]需要说明的是，本发明中的编码器可以是独立的电路模块，也可以是通过软件实现的逻辑电路，该编码器可以通过软件或硬件实现，该编码器可由处理器通过软件实现，也可是独立于处理器之外芯片实现，具体本发明不作限定。例如，在本发明中图10所对应的各实施例中所有的收发模块对应的实体设备可以为收发器，所有的处理模块对应的实体设备可以为处理器。图10所示的装置可以具有如图11或者图12所示的结构，当一种装置具有如图11所示的结构时，图11中的处理器、编码器和收发器实现前述对应该装置的装置实施例提供的处理模块、编码器和收发模块相同或相似的功能。或者，当一种装置具有如图12所示的结构时，图12中的处理器和收发器实现前述对应该装置的装置实施例提供的处理模块、编码器和收发模块相同或相似的功能。[0318]图11和图12中的存储器存储处理器执行上述信道编码方法时需要调用的程序代码和数据。[0319]本发明还提供一种计算机存储介质，该介质存储有程序，该程序执行时包括上述信道编码装置执行上述信道编码方法中的部分或者全部步骤。[0320]在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。[0321]所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。[0322]在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。[0323]所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。[0324]另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。[0325]所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备可以是个人计算机，服务器，或者网络设备等执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器英文全称:Read-OnlyMemory，英文简称:ROM、随机存取存储器英文全称:RandomAccessMemory，英文简称：RAM、磁碟或者光盘等各种可以存储程序代码的介质。[0326]以上对本发明所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

权利要求：1.一种信道编码方法，其特征在于，所述方法包括：对N个比特序列进行预处理；按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，M2;在每个编码器中对预处理后的N个比特序列进行编码后，得到对应的M个编码序列；将得到的M个编码序列分别在M个并行信道中发送。2.根据权利要求1所述的方法，其特征在于，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，所述按照编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，在每个编码器中对输入的预处理后的N个比特序列进行编码，得到M个编码序列，包括：按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，并对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列；以及还包括以下两项中的至少一项：按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，并对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列；或者，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。3.根据权利要求2所述的方法，其特征在于，每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高排列，P为正整数，P多N;所述按照比特序列的位顺序和编码块的时域增序，依次将N个比特序列输入第一编码器中的编码块的子编码块，包括：按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，彡P04.根据权利要求2所述的方法，其特征在于，所述按照比特序列的位顺序和编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，包括：按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第一编码器中的第j个编码块的第j个子编码块，j为正整5.根据权利要求2-4任一所述的方法，其特征在于，所述对N个比特序列进行预处理，包括：对所述N个比特序列进行线性变换。6.根据权利要求5所述的方法，其特征在于，线性变换的次数为M-2次，所述第三编码器的个数为至少一个，所述对所述N个比特序列进行线性变换，包括：对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且Kk彡N;所述按照比特序列的位顺序和编码器中编码块的时域位置增序，依次将线性变换后的N个比特序列输入第三编码器中的编码块的子编码块，包括：将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，lmP。7.根据权利要求6所述的方法，其特征在于，线性变换的矩阵满足：^其中，bj,ibj,2…bj,N表示对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，aia2…aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。8.根据权利要求3-7任一所述的方法，其特征在于，在对N个比特序列进行预处理之后，在按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之前，方法还包括：在所述第一编码器中除第i个子编码块外的其他子编码块赋零，在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。9.根据权利要求1所述的方法，其特征在于，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。10.根据权利要求1所述的方法，其特征在于，所述在每个编码器中对输入的预处理后的N个比特序列进行编码，得到M个编码序列，包括：根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，得到对应的编码序列。11.一种信道编码方法，其特征在于，所述方法包括：对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数；按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块;其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第（j+i个编码块的第i个子编码块的位置用Qib1表示，iN，i为非负整数，j和M为正整数;其中至少有两个编码器中的比特序列所采用的预处理方式不同；对所述Q1,ϋ+1所在的编码块内的比特序列进行编码，得到对应的编码序列；分别将每次编码得到的编码序列在M个并行信道发送。12.根据权利要求11所述的方法，其特征在于，每个编码器包括时域位置或频域位置连续的编码块，每个编码块包括多个子编码块，编码块中的子编码块与可靠性对应;在每个编码块中，各子编码块的可靠性按照时域增序或频域增序从低至高排列。13.根据权利要求11或12所述的方法，其特征在于，针对不同的比特序列的预处理方式不同。14.根据权利要求11-13任一所述的方法，其特征在于，所述对所述Quh所在的编码块内的比特序列进行编码，包括：在每个编码器中，依次对第j个比特序列的第i个子序列所在的编码块内的比特序列进行编码、对第j+Ι个比特序列的第i个子序列所在的编码块内的比特序列进行编码、以及对第j+2个比特序列的第i个子序列所在的编码块内的比特序列进行编码。15.根据权利要求11-14任一所述的方法，其特征在于，所述按照编码器中编码块的子编码块的位置的排列顺序，将所述N个子序列中的每个子序列输入M个编码器中的一个编码器的编码块的子编码块，包括：按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将同一个比特序列的每个子序列输入第一编码器中的编码块的子编码块；以及还包括以下两项中的至少一项：按照比特的位顺序和编码器中编码块的时域位置或频域位置降序，依次将所述同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块；或者，按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述同一个比特序列的每个子序列输入第三编码器中的编码块的子编码块。16.根据权利要求11-13任一所述的方法，其特征在于，所述预处理方式包括线性变换，当M多3时，线性变换的次数至少为一次，所述第三编码器的个数为至少一个。17.根据权利要求15或16所述的方法，其特征在于，线性变换的矩阵满足：，其中，bk,ibk,2…bk,N表不输入第k个第三编码器的线性变换后的同一个比特序列的子序列，aia2…aN分别表示待输入第k个第三编码器的同一个比特序列的子序列，Fk表示线性变换的矩阵，N为编码器中编码块的个数，k和N为正整数，且lkN。18.根据权利要求11所述的方法，其特征在于，在将预处理后的第1个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之后，在对所述Qib1所在的编码块内的比特序列进行编码之前，方法还包括：将当前输入预处理后的第1个比特序列的编码器中除位置^,1+1之外的其他子编码块赋零。19.根据权利要求11所述的方法，其特征在于，同一个比特序列中的各子序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。20.根据权利要求11或19所述的方法，其特征在于，所述对所述QiW所在的编码块内的比特序列进行编码，得到对应的编码序列，包括：根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的比特序列集合与所述编码矩阵相乘，得到对应的编码序列。21.—种信道编码装置，其特征在于，所述装置包括：处理模块，用于对N个比特序列进行预处理，并按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块，其中N和M为正整数，2;编码器，用于对输入编码器中的预处理后的N个比特序列进行编码，得到对应的M个编码序列；收发模块，用于将编码得到的M个编码序列分别在M个并行信道中发送。22.根据权利要求21所述的装置，其特征在于，每个编码器至少包括空闲的N个时域位置或频域位置连续的编码块，所述处理模块具体用于：按照比特序列的位顺序和编码器中编码块的时域位置增序或频域位置增序，依次将所述N个比特序列输入第一编码器中的编码块的子编码块，并通过所述第一编码器对输入所述第一编码器的所述N个比特序列进行编码，得到第一编码序列；以及还包括以下两项中的至少一项：按照比特序列的位顺序和编码器中编码块的时域位置降序或频域位置降序，依次将所述N个比特序列输入第二编码器中的编码块的子编码块，并通过所述第二编码器对输入所述第二编码器的所述N个比特序列进行编码，得到第二编码序列；或者，按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述N个比特序列输入第三编码器中的编码块的子编码块，并通过所述第三编码器对输入所述第三编码器的线性变换后的所述N个比特序列进行编码，得到第三编码序列。23.根据权利要求22所述的装置，其特征在于，每个编码块包括P个子编码块，P个子编码块的可靠性按照时域增序或频域增序从低至高排列，P为正整数，P多N;所述处理模块具体用于：按照比特序列的位顺序和编码器中编码块的时域位置或频域位置增序，将N个比特序列中的第i个比特序列输入所述第一编码器中的第i个编码块的第i个子编码块，i为正整数，彡P024.根据权利要求22所述的装置，其特征在于，所述处理模块具体用于：按照比特序列的位顺序和编码器中编码块的时域位置或频域位置降序，将N个比特序列中的第j个比特序列输入所述第一编码器中的第j个编码块的第j个子编码块，j为正整25.根据权利要求22-24任一所述的装置，其特征在于，所述处理模块具体用于：对所述N个比特序列进行线性变换。26.根据权利要求25所述的装置，其特征在于，线性变换的次数为M-2次，所述第三编码器的个数为至少一个，所述处理模块具体用于：对待输入第k个第三编码器的N个比特序列进行线性变换，得到N个新比特序列，k为正整数，且KkSN;将所述N个新比特序列中的第m个新比特序列输入所述第k个第三编码器中的第m个编码块的第m个子编码块，m为正整数，lmP。27.根据权利要求26所述的装置，其特征在于，线性变换的矩阵满足：，其中，bj,ibj,2…bj,N表不对待输入第j个第三编码器的N个比特序列进行线性变换后得到的N个新比特序列，aia2…aN表示待输入第j个第三编码器的N个比特序列，Fj表示线性变换的矩阵。28.根据权利要求23-27任一所述的装置，其特征在于，所述处理模块在对N个比特序列进行预处理之后，在按照编码器中编码块的子编码块的位置的排列顺序，将每次预处理后的N个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之前，还用于：通过所述第一编码器在所述第一编码器中除第i个子编码块外的其他子编码块赋零，通过所述第二编码器在所述第二编码器中除第j个子编码块外的其他子编码块赋零，以及通过所述第三编码器在所述第k个第三编码器中除第m个子编码块外的其他子编码块赋零。29.根据权利要求21所述的装置，其特征在于，所述N个比特序列中的各比特序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述N个比特序列中的第一比特序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一比特序列经过另一次预处理后输入另一个编码器的子编码块。30.根据权利要求21所述的装置，其特征在于，所述处理模块具体用于：根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的N个比特序列与所述编码矩阵相乘，得到对应的编码序列。31.—种信道编码装置，其特征在于，所述装置包括：处理模块，用于对比特序列集合中的每个比特序列采用至少两种预处理方式中的一种进行预处理，所述比特序列集合包括至少两个比特序列，每个比特序列包括N个子序列，N为正整数;按照编码器中编码块的子编码块的位置的排列顺序，将预处理后的N个子序列中的每个子序列输入M个编码器中的一个编码器中的编码块的子编码块;其中，所述比特序列集合中第j个比特序列的第i个子序列对应的第（j+i个编码块的第i个子编码块的位置用Qib1表示，iN，i为非负整数，j和M为正整数;其中至少有两个编码器中的比特序列所采用的预处理方式不同；编码器，用于对所述Q1,G+υ所在的编码块内的比特序列进行编码，得到对应的编码序列；收发模块，用于分别将每次编码得到的编码序列在M个并行信道发送。32.根据权利要求31所述的装置，其特征在于，每个编码器包括时域位置或频域位置连续的编码块，每个编码块包括多个子编码块，编码块中的子编码块与可靠性对应;在每个编码块中，各子编码块的可靠性按照时域增序或频域增序从低至高排列。33.根据权利要求31或32所述的装置，其特征在于，针对不同的比特序列的预处理方式不同。34.根据权利要求31-33任一所述的装置，其特征在于，每个所述编码器具体用于：针对所述编码器内的比特序列，依次对第j个比特序列的第i个子序列所在的编码块内的比特序列进行编码、对第j+Ι个比特序列的第i个子序列所在的编码块内的比特序列进行编码、以及对第j+2个比特序列的第i个子序列所在的编码块内的比特序列进行编码。35.根据权利要求31-34任一所述的装置，其特征在于，所述处理模块具体用于：按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，依次将同一个比特序列的每个子序列输入第一编码器中的编码块的子编码块；以及还包括以下两项中的至少一项：按照比特的位顺序和编码器中编码块的时域位置或频域位置降序，依次将所述同一个比特序列的每个子序列输入第二编码器中的编码块的子编码块；或者，按照比特的位顺序和编码器中编码块的时域位置或频域位置增序，将线性变换后的所述同一个比特序列的每个子序列输入第三编码器中的编码块的子编码块。36.根据权利要求31-33任一所述的装置，其特征在于，所述预处理方式包括线性变换，当M多3时，线性变换的次数至少为一次，所述第三编码器的个数为至少一个。37.根据权利要求35或36所述的装置，其特征在于，线性变换的矩阵满足：，其中，bk,ibk,2…bk,N表不输入第k个第三编码器的线性变换后的同一个比特序列的子序列，aia2…aN分别表示待输入第k个第三编码器的同一个比特序列的子序列，Fk表示线性变换的矩阵，N为编码器中编码块的个数，k和N为正整数，且lkN。38.根据权利要求31所述的装置，其特征在于，在所述处理模块将预处理后的第1个比特序列输入M个编码器中的一个编码器中的编码块的子编码块之后，在对所述QiW所在的编码块内的比特序列进行编码之前，所述编码器还用于：将当前输入预处理后的第1个比特序列的编码器中除位置^,1+1之外的其他子编码块赋零。39.根据权利要求31所述的装置，其特征在于，同一个比特序列中的各子序列的长度相同或不同，第一子编码块的长度与第二子编码块的长度相同，所述第一子编码块为所述比特序列集合中的第一子序列经过一次预处理后输入一个编码器的子编码块，所述第二子编码块为所述第一子序列经过另一次预处理后输入另一个编码器的子编码块。40.根据权利要求31或39所述的装置，其特征在于，所述编码器具体用于：根据预处理的处理类型调用编码器中对应所述处理类型的编码矩阵，将预处理后的比特序列集合与所述编码矩阵相乘，得到对应的编码序列。

百度查询： 华为技术有限公司 一种信道编码方法及信道编码装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD