申请/专利权人：富士电机株式会社

申请日：2019-08-01

公开（公告）日：2020-03-31

公开（公告）号：CN110943722A

主分类号：H03K17/687(20060101)

分类号：H03K17/687(20060101);H03K17/081(20060101)

优先权：["20180925 JP 2018-179239"]

专利状态码：在审-实质审查的生效

法律状态：2021.07.27#实质审查的生效;2020.03.31#公开

摘要：本发明提供驱动电路，根据高电压电源系统的电压的高低来切换用于将输出级晶体管的栅极下拉的电阻的电阻值，由此能够将向输出级晶体管施加的电压抑制为耐压以下。驱动电路具备：栅极电容放电电路，在NMOSFET4导通的时刻使用于将输出级的PMOSFET2的栅极下拉的电阻的电阻值降低并将该降低后的电阻值保持规定期间；下拉电阻切换电路，基于对高电压电源系统的电压VCC进行分压所得到的分压电压来切换栅极电容放电电路的下拉电阻，在分压电压高于基准电压时，下拉电阻切换电路将规定期间的下拉电阻切换为电阻9，在分压电压为基准电压以下时，下拉电阻切换电路将下拉电阻切换为高于电阻9的电阻7’。

主权项：1.一种驱动电路，将从在低电压电源系统下动作的第一电路输入的逻辑输入信号变换为用于驱动在高电压电源系统下动作的第二电路的逻辑输出信号，所述驱动电路具备：第一晶体管，其是第一导电型的晶体管，通过所述逻辑输入信号被进行导通截止控制；第二晶体管，其是第二导电型的晶体管，与所述第一晶体管串联连接于所述高电压电源系统的高电位侧与低电位侧之间，所述第二晶体管与所述第一晶体管被以排他方式进行导通截止控制；输出级晶体管，其是输出级的第二导电型的晶体管，通过所述第一晶体管与所述第二晶体管之间的连接部的电压被进行导通截止控制；可变电阻电路，其经由所述第一晶体管连接于所述输出级晶体管的栅极与所述高电压电源系统的低电位侧之间；以及电阻切换电路，其在所述第一晶体管导通的时刻使所述可变电阻电路的电阻值降低并将该降低后的电阻值保持规定期间，并且在所述高电压电源系统的电压高于预先设定的基准电压时，所述电阻切换电路将所述规定期间的所述可变电阻电路的电阻值切换为第一电阻值，在所述高电压电源系统的电压为所述基准电压以下时，所述电阻切换电路将所述规定期间的所述可变电阻电路的电阻值切换为大于所述第一电阻值的第二电阻值。

全文数据：

权利要求：

百度查询： 富士电机株式会社 驱动电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD