申请/专利权人：福建省晋华集成电路有限公司

申请日：2019-09-30

公开（公告）日：2020-05-22

公开（公告）号：CN210607240U

主分类号：H01L23/528(20060101)

分类号：H01L23/528(20060101);H01L23/522(20060101)

优先权：

专利状态码：有效-授权

法律状态：2020.05.22#授权

摘要：本实用新型公开了一种半导体存储器件，其位线为多层结构，包含下层导电材料、中层导电材料、上层导电材料以及顶层硬掩模层；所述下层导电材料与中层导电材料、上层导电材料依次叠加形成多层导电结构，在半导体衬底中还具有位线接触凹槽，所述位线位于半导体衬底表面的绝缘夹层上，以及位线接触凹糟中，所述位于绝缘夹层上的位线与绝缘夹层的横向接触面积大，位于位线接触凹槽中的位线与位线接触凹槽的底部横向接触面积小，提高了位线之间的横向隔离效果，改善漏电。

主权项：1.一种半导体存储器件，其特征在于：包括：半导体衬底，在所述半导体衬底中具有器件隔离层，所述器件隔离层之间为隔离出的多个有源区；半导体衬底表面具有绝缘夹层；在所述半导体衬底中，还包含有多个沿第一方向延伸且穿过有源区的字线，各条字线之间互相隔离；多根位线，所述多根位线在半导体衬底中穿过有源区并沿第二方向延伸；所述第二方向与第一方向垂直；所述的多个有源区呈条形且互相平行，并以第一方向或第二方向为延伸方向，或者是与第一方向及第二方向之间存在夹角；所述半导体衬底表面还具有位线接触凹槽，所述位线接触凹槽是间隔排列，即每不相邻的位线是位于半导体衬底表面的绝缘夹层上，另不相邻的位线是位于位线接触凹槽中；所述位线为多层结构，包含下层导电材料、中层导电材料、上层导电材料以及顶层硬掩模层；所述下层导电材料、中层导电材料、上层导电材料依次叠加形成复合层；所述下层导电材料依次交替接触所述半导体衬底上的绝缘夹层，或者是位线接触凹槽的底部；所述绝缘夹层上的位线的下层导电材料与绝缘夹层的横向接触有第一宽度，而位于位线接触凹槽中的位线的下层导电材料与位线接触凹槽底部接触的横向接触有第二宽度；所述其中第一宽度与第二宽度不相等。

全文数据：

权利要求：

百度查询： 福建省晋华集成电路有限公司 半导体存储器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD