申请/专利权人：四川和芯微电子股份有限公司

申请日：2017-12-19

公开（公告）日：2021-02-23

公开（公告）号：CN108123715B

主分类号：H03L7/16(20060101)

分类号：H03L7/16(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.02.23#授权;2018.06.29#实质审查的生效;2018.06.05#公开

摘要：本发明公开了一种倍频电路，其包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器及压控振荡器，电流产生单元产生第一电流，第一镜像单元、第二镜像单元分别镜像第一电流并形成第二电流、第三电流，第二电流输入至第一电阻单元，第三电流输入至第二电阻单元，第一电阻单元分别与运算放大器的反向输入端及晶振单元连接，第二电阻单元分别与运算放大器的正向输入端及压控振荡器的输出端连接，运算放大器的输出端与压控振荡器的输入端连接。本发明的倍频电路对输入的参考时钟进行非整数倍的任意倍频，可获得任意数值的时钟频率，且不需要引入锁相环系统，节省了开支。

主权项：1.一种倍频电路，其特征在于，包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器及压控振荡器，所述电流产生单元、第一镜像单元、第二镜像单元均与外部电源连接，所述电流产生单元产生第一电流，所述第一镜像单元镜像所述第一电流并形成第二电流，所述第二电流输入至所述第一电阻单元，所述第二镜像单元镜像所述第一电流并形成第三电流，所述第三电流输入至所述第二电阻单元，所述第一电阻单元分别与所述运算放大器的反向输入端及晶振单元连接，所述晶振单元产生的时钟信号的频率控制所述第一电阻单元的输出电阻值，所述第二电阻单元分别与所述运算放大器的正向输入端及压控振荡器的输出端连接，所述运算放大器的输出端与所述压控振荡器的输入端连接，所述压控振荡器输出信号的频率控制所述第二电阻单元的输出电阻值；所述第一电阻单元包括第一开关、第二开关、第一电容及第二电容；所述第一开关的一端与所述第一镜像单元、运算放大器的反向输入端连接，所述第一开关的另一端与所述第一电容的一端、第二电容的一端、第二开关的一端共同连接，所述第一电容的另一端、第二电容的另一端、第二开关的另一端均接地；所述第二电阻单元具有与所述第一电阻单元相同的结构特征。

全文数据：倍频电路技术领域[0001]本发明涉及集成电路领域，更具体地涉及一种对参考时钟源进行倍频的倍频电路。背景技术[0002]在数字集成电路系统中，为了让系统中的时序逻辑电路正常工作，通常需要若干不同频率下的稳定时钟信号。当前主流的解决方案是将系统外部的稳定参考时钟源通常是晶振通过锁相环电路进行不同大小的倍频，从而得到所需要的稳定时钟信号。[0003]众所周知地，锁相环电路具有各种不同的结构，基于电荷栗的模拟锁相环是目前应用较为广泛的一种锁相环结构，其结构原理图如图1所示。该锁相环的工作原理简述如下:鉴频鉴相器在系统初始状态时，其输出节点Vol、V〇2均输出低电平，开关SI、S2处于关断状态开关S1、S2在低电平控制下关断，在高电平控制下导通），节点Vc电压保持不变。假设鉴频鉴相器两输入节点输入[0005]的信号Vii、Vi2存在一相位差φ，且φ0时，则鉴频鉴相器输出端Voi输出高电平，V〇2保持低电平，其高电平的脉宽W满足以下关系：[0006]在Vo1为高电平的时候，开关S1导通，直流源DCl的电流流经电阻Rl向电容Cl充电，记充电电流大小为I，此时节点Vc的电压升高。由于节点Vc为压控振荡器的输入节点，压控振荡器输出频率f〇满足：[0007]fo=Kvco*VcKvco表示压控振荡器的增益）[0008]因此当节点Vc的电压升高时，压控振荡器的输出频率fo升高，经过分频器分频后的反馈信号频率fb升高，反馈信号相位升高，相位差φ减小，如此反复，理论上相位差会减小至0。[0009]同样地，当φ〇时，开关S2导通，开关Sl断开，电容Cl在直流源DC2的作用下放电放电电压同样为I，节点Vc的电压降低，压控振荡器输出频率fo降低，反馈信号频率fb和相位降低，相位差φ增大，如此反复后，理论上相位差同样减少至〇。[0010]当鉴频鉴相器两输入端相位差为0时，其频率也相同（因为频率是相位的微分），即fr=fb，又因为fb=fοΝΝ为分频器的分频比），所以f〇=N*fr，从而实现了将输入晶振OX的频率fr倍频N倍的功能。改变N的大小，即可得到不同的频率的fo,从而满足数字电路系统对不同频率时钟的需求。[0011]在现有技术中，锁相环是通过改变图1中分频器的分频系数N来改变输出频率fo与输入频率fr的倍数。由于分频器的分频系数N是整数，因此图1中的锁相环电路只能产生输入频率fr整数倍频率大小的输出时钟频率。如果要产生非整数倍fr频率的输出时钟如4.3倍fr，图1中的分频器需要修改为多模分频器（即由若干个不同分频比的分频器构成），并且需要额外加入积分差分调制器sigma-deltamodulator对多模分频器进行调制，使其有效分频比在不同的分频比之间转化，产生等效于所需求的非整数倍分频比，从而让锁相环产生所需求的输出时钟。积分差分调制器的设计较为复杂，并且会占据较大的芯片面积和消耗较大的功耗;另外，积分差分调制器在对多模分频器进行调制时，会对锁相环系统引入量化噪声，从而增加输出频率的抖动。因此，通过锁相环对fr进行倍频时，若倍数不为整数，整个系统的设计成本，面积功耗开销，以及输出频率的抖动，都会在一定程度上增加。[0012]因此，有必要提供一种改进的可实现对输入频率进行任意倍频的倍频电路来克服上述缺陷。发明内容[0013]本发明的目的是提供一种倍频电路，本发明的倍频电路对输入的参考时钟进行非整数倍的任意倍频，可获得任意数值的时钟频率，且不需要引入锁相环系统，节省了开支。[0014]为实现上述目的，本发明提供一种倍频电路，其包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器及压控振荡器，所述电流产生单元、第一镜像单元、第二镜像单元均与外部电源连接，所述电流产生单元产生第一电流，所述第一镜像单元镜像所述第一电流并形成第二电流，所述第二电流输入至所述第一电阻单元，所述第二镜像单元镜像所述第一电流并形成第三电流，所述第三电流输入至所述第二电阻单元，所述第一电阻单元分别与所述运算放大器的反向输入端及晶振单元连接，所述晶振单元产生的时钟信号的频率控制所述第一电阻单元的输出电阻值，所述第二电阻单元分别与所述运算放大器的正向输入端及压控振荡器的输出端连接，所述运算放大器的输出端与所述压控振荡器的输入端连接，所述压控振荡器输出信号的频率控制所述第二电阻单元的输出电阻值。[0015]较佳地，所述电流产生单元包括第一场效应管与第一电阻，所述第一场效应管的源极与外部电源连接，其栅极、漏极共同连接并与所述第一电阻的一端连接，所述第一电阻的另一端接地。[0016]较佳地，所述第一镜像单元与第二镜像单元均为场效应管，所述第一镜像单元为第二场效应管，所述第二镜像单元为第三场效应管;所述第二场效应管、第三场效应管的源极均与外部电源连接，所述第二场效应管、第三场效应管的栅极均与第一场效应管的栅极连接;所述第二场效应管的漏极分别与所述第一电阻单元、运算放大器的反向输入端连接，所述第三场效应管的漏极分别与所述第二电阻单元、运算放大器的正向输入端连接。[0017]较佳地，所述晶振单元包括晶振与反向器，所述晶振一端接地，另一端与所述反向器的输入端连接，且所述晶振、反向器的输出端均与所述第一电阻单元连接。[0018]较佳地，所述第一场效应管、第二场效应管及第三场效应管均为P型场效应管。[0019]较佳地，所述第一电阻单元包括第一开关、第二开关、第一电容及第二电容;所述第一开关的一端与所述第二场效应管的漏极、运算放大器的反向输入端连接，所述第一开关的另一端与所述第一电容的一端、第二电容的一端、第二开关的一端共同连接，所述第一电容的另一端、第二电容的另一端、第二开关的另一端均接地;所述反相器输出的时钟信号控制所述第一开关的开关，所述晶振输出的时钟信号控制所述第二开关的开关。[0020]较佳地，所述第二电阻单元具有与所述第一电阻单元相同的结构特征，所述第二电阻单元与所述第三场效应管的漏极及运算放大器的正向输入端连接，其包括第三开关、第四开关、第三电容及第四电容。[0021]较佳地，所述第一开关、第二开关、第三开关、第四开关均在其控制时钟为高电平时闭合，其控制时钟为低电平时打开。[0022]较佳地，所述第二电容与第四电容的电容值相同。[0023]与现有技术相比，本发明的倍频电路由于所述第一电阻单元与第二电阻单元的输出电阻值分别受所述晶振单元及压控振荡的输出信号时钟频率所调节，从而使得压控振荡器的频率与晶振单元输出信号频率的比值为第二镜像单元与第一镜像单元电流的比值，而所述第二镜像单元与第一镜像单元电流的比值可通过调节第二镜像单元与第三镜像单元的具体参数而获得任意值，因此本发明的倍频电路可实现对输入的参考时钟进行非整数倍的任意倍频，可获得任意数值的时钟频率。[0024]通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。附图说明[0025]图1为现有的倍频电路的结构图。[0026]图2为本发明的倍频电路的结构图。具体实施方式[0027]现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种倍频电路，本发明的倍频电路对输入的参考时钟进行非整数倍的任意倍频，可获得任意数值的时钟频率，且不需要引入锁相环系统，节省了开支。[0028]请参考图2,图2为本发明的倍频电路的结构图。如图所示，本发明的倍频电路包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器OP及压控振荡器VC0。所述电流产生单元、第一镜像单元、第二镜像单元均与外部电源VDD连接，所述电流产生单元产生第一电流II，所述第一镜像单元镜像所述第一电流并形成第二电流12,所述第二电流12输入至所述第一电阻单元，所述第二镜像单元镜像所述第一电流Il并形成第三电流13,所述第三电流13输入至所述第二电阻单元;所述第一电阻单元分别与所述运算放大器OP的反向输入端及晶振单元连接，所述晶振单元产生的时钟信号的频率控制所述第一电阻单元的输出电阻值;所述第二电阻单元分别与所述运算放大器OP的正向输入端及压控振荡器VCO的输出端连接，所述运算放大器OP的输出端与所述压控振荡器VCO的输入端连接，所述压控振荡器VCO输出信号fo、fob的频率控制所述第二电阻单元的输出电阻值，且所述VCO的输出信号fo、fob频率相同，但是相位相差180度。由上述可知，在本发明的倍频电路中，由于所述第一电阻单元与第二电阻单元的输出电阻值分别受所述晶振单元及压控振荡器VCO的输出信号fo、fob时钟频率所调节，从而使得压控振荡器VCO的频率为晶振单元输出信号频率的1312倍，而所述1312的值可通过调节第二镜像单元与第三镜像单元的具体参数而获得任意值，因此本发明的倍频电路可实现对输入的参考时钟进行非整数倍的任意倍频，可获得任意数值的时钟频率。[0029]具体地，请再参考图2,所述电流产生单元包括第一场效应管Ml与第一电阻Rl，所述第一场效应管M2的源极与外部电源VDD连接，其栅极、漏极共同连接并与所述第一电阻Rl的一端连接，所述第一电阻Rl的另一端接地;且流过所述第一电阻Rl的电流为第一电流II。其中，所述第一镜像单元与第二镜像单元均为场效应管;具体地，所述第一镜像单元为第二场效应管M2，所述第二镜像单元为第三场效应管M3;所述第二场效应管M2、第三场效应管M3的源极均与外部电源VDD连接，所述第二场效应管M2、第三场效应管M3的栅极均与第一场效应管Ml的栅极连接;所述第二场效应管M2的漏极分别与所述第一电阻单元、运算放大器OP的反向输入端连接，所述第三场效应管M3的漏极分别与所述第二电阻单元、运算放大器OP的正向输入端连接。从而，所述第二场效应管M2对所述第一电流Il进行镜像，并形成第二电流12;同时，所述第三场效应管M3对所述第一电流Il进行镜像，并形成第三电流13。且，在本发明的优选实施方式中，所述第一场效应管Ml、第二场效应管M2及第三场效应管M3均为P型场效应管。其中，（Vgsl表示第一场效应管Ml的栅源电压），而其中，Kl为第一场效应管Ml的宽长比，K2为第二场效应管M2的宽长比，K3为第三场效应管M3的宽长比，。从而在本发明中，可通过调节所述第一场效应管Ml、第二场效应管M2、第三场效应管M3的宽长比而调节所述第一电流11、第二电流12、第三电流13的电流值，进而调节输入所述第二电阻单元与第三电阻单元的电流值。[0030]另外，所述晶振单元包括晶振OX与反向器INV，所述晶振OX—端接地，另一端与所述反向器INV的输入端连接;所述晶振OX输出时钟信号fr，所述时钟信号fr输入至所述反相器INV，所述反相器INV产生与所述时钟信号fr相位相反、频率相同的时钟信号frb，且所述时钟信号fr、frb分别输入所述第一电阻单元，以调节所述第一电阻单元的输出电阻值。具体地，所述第一电阻单元包括第一开关Srl、第二开关Sr2、第一电容Crl及第二电容Cr2;所述第一开关Srl的一端与所述第二场效应管M2的漏极、运算放大器OP的反向输入端连接，所述第一开关Srl的另一端与所述第一电容Crl的一端、第二电容Cr2的一端、第二开关Sr2的一端共同连接，所述第一电容Crl的另一端、第二电容Cr2的另一端、第二开关Sr2的另一端均接地;所述反相器OP输出的时钟信号frb控制所述第一开关的开关，所述晶振OX输出的时钟信号fr控制所述第二开关S2的开关。且，在本发明的优选实施方式中，所述第一开关Srl、第二开关Sr2均在其控制时钟为高电平时闭合，其控制时钟为低电平时打开；S卩，当所述时钟信号frb为高电平时，所述第一开关Srl闭合，时钟信号frb为低电平时，所述第一开关Srl打开;相同地，当所述时钟信号fr为高电平时，所述第二开关Sr2闭合，时钟信号fr为低电平时，所述第二开关Sr2打开。从而，在本发明中，当第二电流12通过第一开关Srl流入第一电容Crl、第二电容Cr2时，在第一开关Srl，第二开关Sr2的周期性导通和关断的作用下，第一电容Crl和第二电容Cr2会周期性地进行充放电，使得第一开关Srl的上端（即第二场效应管M2的漏级和运算放大器OP的负向输入端节点vin的直流电压稳定在[0032]上式中，Fref为所述晶振OX输出时钟信号fr的频率，也即为时钟信号frb的频率。[0033]在本发明中，所述第二电阻单元与第一电阻单元具有完全相同的结构特征，其包括第三开关Sol、第四开关S〇2、第三电容Col及第四电容C〇2,其中，所述第三开关Sol、第四开关S〇2、第三电容Col及第四电容C〇2之间的连接关系与第一开关Srl、第二开关Sr2、第一电容Crl、第二电容Cr2之间的连接关系完全相同，具体如图2所示;且所述第三开关Sol、第四开关S〇2也均在其控制时钟为高电平时闭合，其控制时钟为低电平时打开，在此不再赘述;不同仅在于，所述第三开关Sol的一端与所述第三场效应管M3的漏极及运算放大器OP的正向输入端连接，所述压控振荡器VCO输出的一时钟信号fo控制所述第四开关S〇2的开关，所述压控振荡器VCO输出的另一时钟信号fob控制所述第三开关Sol的开关。因此，同理可得，所述运算放大器OP的正向输入端vip的直流电压满足[0035]上式中，Fvco为所述压控振荡器VCO输出信号fo、fob的频率。[0036]由于运算放大器OP的具有较高的直流增益，并且通过压控振荡器VCO以及第三开关Sol、第四开关S〇2形成了负反馈通路，因此可以认为vip=vin，得出[0038]且在本发明的优选实施方式中，由于所述第二电容Cr2与第四电容C〇2的电容值相同，从而可得[0040]从上式可以看出，本发明的倍频电路将压控振荡器VCO输出信号fo、fob的频率Fvco锁定在晶振OX输出信号fr的频率Fref的1312倍。由于第二场效应管M2、第三场效应管M3分别与第一场效应管Ml构成电流镜结构，1312的大小等于第三场效应管M3与第二场效应管M2的宽长比之比（K3K2。而第三场效应管M3与第二场效应管M2的宽长比之比在设计时，理论上可以取任意值，从而使得Fvco可以以任意设定的倍数放大Fref，实现倍频的功能。而将所述压控振荡器VCO的输出信号fo、fob作为电路的输出，即可替代锁相环进行倍频的作用。而且本发明的倍频电路在进行非整数分频时，无需像锁相环一样引入额外的面积和功耗开销，因此是一种更为简捷高效的频率倍增电路。[0041]以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。

权利要求：1.一种倍频电路，其特征在于，包括晶振单元、电流产生单元、第一镜像单元、第一电阻单元、第二镜像单元、第二电阻单元、运算放大器及压控振荡器，所述电流产生单元、第一镜像单元、第二镜像单元均与外部电源连接，所述电流产生单元产生第一电流，所述第一镜像单元镜像所述第一电流并形成第二电流，所述第二电流输入至所述第一电阻单元，所述第二镜像单元镜像所述第一电流并形成第三电流，所述第三电流输入至所述第二电阻单元，所述第一电阻单元分别与所述运算放大器的反向输入端及晶振单元连接，所述晶振单元产生的时钟信号的频率控制所述第一电阻单元的输出电阻值，所述第二电阻单元分别与所述运算放大器的正向输入端及压控振荡器的输出端连接，所述运算放大器的输出端与所述压控振荡器的输入端连接，所述压控振荡器输出信号的频率控制所述第二电阻单元的输出电阻值。2.如权利要求1所述的倍频电路，其特征在于，所述电流产生单元包括第一场效应管与第一电阻，所述第一场效应管的源极与外部电源连接，其栅极、漏极共同连接并与所述第一电阻的一端连接，所述第一电阻的另一端接地。3.如权利要求2所述的倍频电路，其特征在于，所述第一镜像单元与第二镜像单元均为场效应管，所述第一镜像单元为第二场效应管，所述第二镜像单元为第三场效应管;所述第二场效应管、第三场效应管的源极均与外部电源连接，所述第二场效应管、第三场效应管的栅极均与第一场效应管的栅极连接;所述第二场效应管的漏极分别与所述第一电阻单元、运算放大器的反向输入端连接，所述第三场效应管的漏极分别与所述第二电阻单元、运算放大器的正向输入端连接。4.如权利要求3所述的倍频电路，其特征在于，所述晶振单元包括晶振与反向器，所述晶振一端接地，另一端与所述反向器的输入端连接，且所述晶振、反向器的输出端均与所述第一电阻单元连接。5.如权利要求3所述的倍频电路，其特征在于，所述第一场效应管、第二场效应管及第三场效应管均为P型场效应管。6.如权利要求4所述的倍频电路，其特征在于，所述第一电阻单元包括第一开关、第二开关、第一电容及第二电容;所述第一开关的一端与所述第二场效应管的漏极、运算放大器的反向输入端连接，所述第一开关的另一端与所述第一电容的一端、第二电容的一端、第二开关的一端共同连接，所述第一电容的另一端、第二电容的另一端、第二开关的另一端均接地;所述反相器输出的时钟信号控制所述第一开关的开关，所述晶振输出的时钟信号控制所述第二开关的开关。7.如权利要求6所述的倍频电路，其特征在于，所述第二电阻单元具有与所述第一电阻单元相同的结构特征，所述第二电阻单元与所述第三场效应管的漏极及运算放大器的正向输入端连接，其包括第三开关、第四开关、第三电容及第四电容。8.如权利要求7所述的倍频电路，其特征在于，所述第一开关、第二开关、第三开关、第四开关均在其控制时钟为高电平时闭合，其控制时钟为低电平时打开。9.如权利要求7所述的倍频电路，其特征在于，所述第二电容与第四电容的电容值相同。

百度查询： 四川和芯微电子股份有限公司 倍频电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD