申请/专利权人：湖南国科微电子股份有限公司

申请日：2020-12-21

公开（公告）日：2021-04-27

公开（公告）号：CN112713898A

主分类号：H03M1/38(20060101)

分类号：H03M1/38(20060101);H03M1/00(20060101)

优先权：

专利状态码：有效-授权

法律状态：2022.12.09#授权;2021.05.14#实质审查的生效;2021.04.27#公开

摘要：本申请公开了一种噪声整形SARADC，包括：比较器的第一正向输入端与电容式DAC相连，比较器的第二正向输入端与电容的第一端相连，电容的第二端与第一开关的第一端相连，第一开关的第二端与电容式DAC相连，第一开关的第一端与第二开关的第一端相连，第二开关的第二端与第三开关的第一端相连，第三开关的第二端与电容的第一端相连，比较器的输出端与SAR逻辑模块的输入端相连，SAR逻辑模块的输出端与电容式DAC相连；比较器的第一正向输入端、第一负向输入端和第二负向输入端均用于接收目标时序信号。利用该SARADC能够在提高SARADC转换精度的同时，也可以降低SARADC的占地面积和功耗。

主权项：1.一种噪声整形SARADC，其特征在于，包括：第一开关、第二开关、第三开关、电容、电容式DAC、比较器和SAR逻辑模块；其中，所述比较器的第一正向输入端与所述电容式DAC相连，所述比较器的第二正向输入端与所述电容的第一端相连，所述电容的第二端与所述第一开关的第一端相连，所述第一开关的第二端与所述电容式DAC相连，所述第一开关的第一端与所述第二开关的第一端相连，所述第二开关的第二端与所述第三开关的第一端相连，所述第三开关的第二端与所述电容的第一端相连，所述比较器的输出端与所述SAR逻辑模块的输入端相连，所述SAR逻辑模块的输出端与所述电容式DAC相连；所述比较器的第一正向输入端、第一负向输入端和第二负向输入端均用于接收目标时序信号；所述SAR逻辑模块执行的逻辑动作包括：当所述电容式DAC处于数据保持阶段时，则控制所述电容式DAC中的最高位电容连接Vref，并控制所述电容式DAC中除去所述最高位电容之外的其它电容接地，以使所述比较器从最高位电容到最低位电容依次确定出所述电容式DAC中每一个电容的输出值；当所述比较器确定出所述最低位电容的输出值时，则关断所述第一开关、导通所述第二开关和所述第三开关，并对所述电容进行复位；当所述电容复位时，则导通所述第一开关、关断所述第二开关和所述第三开关，以使所述电容式DAC内所存储的电荷量通过所述电容转移至所述比较器的第二正输入端，并使所述比较器完成数据转换。

全文数据：

权利要求：

百度查询： 湖南国科微电子股份有限公司 一种噪声整形SAR ADC以及一种SOC

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD