申请/专利权人：郑州云海信息技术有限公司

申请日：2017-12-01

公开（公告）日：2021-04-27

公开（公告）号：CN108021521B

主分类号：G06F13/40(20060101)

分类号：G06F13/40(20060101);G06F13/42(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.04.27#授权;2018.06.05#实质审查的生效;2018.05.11#公开

摘要：本发明提供一种基于BMC更改系统拓扑配置的系统以及级联配置方法，BMC管理模块的信号输出端与总线端口模块信号输入端连接，总线端口模块与第一输入输出模块信号输入端连接，第一输入输出模块信号输出端与第一切换模块信号输入端连接，第二输入输出模块与第二切换模块第一信号输入端连接，第三输入输出模块与第二切换模块第二信号输入端连接；通过BMC管理模块实现不同配置之间的切换，实现对服务器不同场景中的应用。避免了现有的方案将STRAPpin信号连接至3‑pin跳帽，实际应用中，用户需要进入现场打开机箱并手动调整跳帽位置才能实现对拓扑结构的更换。实现对芯片端口状态配置的更改，方便用户操作。

主权项：1.一种基于BMC更改系统拓扑配置的系统，其特征在于，包括：BMC管理模块（1），总线端口模块（2），第一输入输出模块（3），第二输入输出模块（4），第三输入输出模块（5），第一切换模块（6），第二切换模块（7）以及CPU（8）；BMC管理模块（1）的信号输出端与总线端口模块（2）信号输入端连接，总线端口模块（2）的第一信号输出端与第一输入输出模块（3）信号输入端连接，总线端口模块（2）的第二信号输出端与第二输入输出模块（4）信号输入端连接，总线端口模块（2）的第三信号输出端与第三输入输出模块（5）信号输入端连接，第一输入输出模块（3）信号输出端与第一切换模块（6）信号输入端连接，第二输入输出模块（4）信号输出端与第二切换模块（7）第一信号输入端连接，第三输入输出模块（5）信号输出端与第二切换模块（7）第二信号输入端连接；第一切换模块（6）信号输出端与CPU（8）第一信号输入端连接，第二切换模块（7）信号输出端与CPU（8）第二信号输入端连接；第一切换模块（6）设有与第二切换模块（7）连接的第一互联端口；第二切换模块（7）设有与第一切换模块（6）连接的第二互联端口；第一切换模块（6）和第二切换模块（7）通过第一互联端口与第二互联端口互联；BMC管理模块（1）采用AST2500芯片；总线端口模块（2）采用PCA9555芯片；BMC管理模块（1）的SCL脚分别与电阻R1第一端和总线端口模块（2）SCL脚连接；电阻R1第二端接电源；BMC管理模块（1）的SDA脚分别与电阻R2第一端和总线端口模块（2）SDA脚连接；电阻R2第二端接电源；第一输入输出模块（3），第二输入输出模块（4），第三输入输出模块（5）分别采用SN74AUP1G07芯片；第一输入输出模块（3），第二输入输出模块（4），第三输入输出模块（5）分别为单输入输出设备；总线端口模块（2）设有第一输出脚组和第二输出脚组，总线端口模块（2）第一输出脚组的IO0_0脚连接第一输入输出模块（3）的信号输入端；总线端口模块（2）第一输出脚组的IO0_1脚连接第二输入输出模块（4）信号输入端；总线端口模块（2）第二输出脚组的IO0_7脚连接第三输入输出模块（5）信号输入端；第一切换模块（6），第二切换模块（7）分别采用PEX9797芯片；第一输入输出模块（3）的信号输出端连接第一切换模块（6）的STRAP_STNX_PORTCDFG1脚；第二输入输出模块（4）信号输出端连接第二切换模块（7）的STRAP_VS0_UPSTRM_PORTSEL1脚；第三输入输出模块（5）信号输出端连接第二切换模块（7）的STRAP_VS0_UPSTRM_PORTSEL0脚。

全文数据：一种基于BMC更改系统拓扑配置的架构以及级联配置方法技术领域[0001]本发明涉及服务器领域，尤其涉及一种基于BMC更改系统拓扑配置的架构以及级联配置方法。背景技术[0002]基于Intel平台的服务器中，每颗CPU最大支持48个通道Lane，对于传统服务器48个通道已经足够，但对于高密度服务器而言该资源显然无法满足要求。一般来讲，高端显卡因3D运算吞吐量巨大通常需要X16通道，此类服务器平台对PCIE资源有特殊需求，PCIESwitch即为应对通道数量限制开发。当服务器系统配置多个芯片时，用户会根据实际应用场景切换芯片之间的互联拓扑结构，以满足性能需求。[0003]为实现拓扑结构的切换，当前的服务器设计通常采用预留跳帽的方法。具体设计为:将芯片的相关STRAPpins信号引出，分别连接至3-pin跳帽。服务器根据需求使用跳帽将信号锁定在默认状态；用户可手动调整跳帽位置，更改STRAPpins信号的电压以配置PCIESwitch端口状态，开机后即可实现系统拓扑的更改。[0004]在跌落、震荡测试中使用跳帽更改拓扑时，容易造成跳帽脱落的风险；同时手动调整跳帽需要打开机箱，不利于用户操作。发明内容[0005]为了克服上述现有技术中的不足，本发明提供一种基于BMC更改系统拓扑配置的架构，包括:BMC管理模块，总线端口模块，第一输入输出模块，第二输入输出模块，第三输入输出模块，第一切换模块，第二切换模块以及CPU;[0006]BMC管理模块的信号输出端与总线端口模块信号输入端连接，总线端口模块的第一信号输出端与第一输入输出模块信号输入端连接，总线端口模块的第二信号输出端与第二输入输出模块信号输入端连接，总线端口模块的第三信号输出端与第三输入输出模块信号输入端连接，第一输入输出模块信号输出端与第一切换模块信号输入端连接，第二输入输出模块信号输出端与第二切换模块第一信号输入端连接，第三输入输出模块信号输出端与第二切换模块第二信号输入端连接；[°007]第一切换模块信号输出端与CPU第一信号输入端连接，第二切换模块信号输出端与CPU第二信号输入端连接；[0008]第一切换模块设有与第二切换模块连接的第一互联端口；[0009]第二切换模块设有与第一切换模块连接的第二互联端口；[0010]第一切换模块和第二切换模块通过第一互联端口与第二互联端口互联。[0011]优选地，BMC管理模块采用AST2500芯片；[0012]总线端口模块采用PCA9555芯片；[0013]BMC管理模块的SCL脚分别与电阻R1第一端和总线端口模块SCL脚连接；电阻R1第二端接电源；[0014]BMC管理模块的SDA脚分别与电阻R2第一端和总线端口槙块SDA脚注按；电阻弟二端接电源。_[0015]优选地，第一输入输出模块，第二输入输出模块，第三输入输出模块分别采用SN74AUP1G07芯片；[0016]第一输入输出模块，第二输入输出模块，第三输入输出模块分别为单输入出设备；[0017]总线端口模块设有第一输出脚组和第二输出脚组，总线端口模块第一输出脚组的100_0脚连接第一输入输出模块的信号输入端；[0018]总线端口模块第一输出脚组的100j脚连接第二输入输出模块信号输入端；[0019]总线端口模块第二输出脚组的100_7脚连接第三输入输出模块信号输入端。[0020]优选地，第一切换模块，第二切换模块分别采用PEX9797芯片；[0021]第一输入输出模块的信号输出端连接第一切换模块的STRAP_STNX_P0RTCDFG1脚；[0022]第二输入输出模块信号输出端连接第二切换模块的STRAP_VSO_UPSTRM_PORTSEL1脚；[0023]第三输入输出模块信号输出端连接第二切换模块的STRAP_VS0_UPSTRM_P0RTSEL0脚。[0024]优选地，第一切换模块，第二切换模块分别设有四组扩展硬盘连接端口。[0025]优选地，第一切换模块的第一互联端口包括:第一级联一端口，第二级联一端口，第三级联一端口，第四级联一端口，第五级联一端口；[0026]第二切换模块的第一互联端口包括:第一级联二端口，第二级联二端口，第三级联二端口，第四级联二端口，第五级联二端口；[0027]第一级联一端口与第一级联二端口连接;第二级联一端口与第二级联二端口连接;第三级联一端口与第三级联二端口连接;第四级联一端口与第四级联二端口连接;第五级联一端口与第五级联二端口连接。[0028]优选地，第一切换模块信号输出端与CPU的PCIERootPort2脚连接，第二切换模块信号输出端与CPU的PCIERootPortl脚连接。[0029]—种基于BMC更改系统级联配置方法，方法包括：[0030]在BMCWeb下执行关机操作，通过BMC管理模块进行配置切换操作；[0031]BMC管理模块通过总线端口模块，将第一切换模块的STRAP_STNX_P0RTCDFG1脚拉低，配置第一切换模块的级联端口均为PCIEX16;[0032]将第二切换模块的STRAP_VS0_UPSTRM_P0RTSEL1脚和[0033]STRAP_VS0_UPSTRM_PORTSEL0脚均拉高，配置第二切换模块的级联端口为Upstream；[0034]系统开机后，BMC管理模块将当前PU的PCIERootPort2设置为disable，以保证PU与第二切换模块之间的PCIELink已经关闭；[0035]BMC管理模块将第一切换模块级联端口均与第二切换模块的级联端口互联，实现第一切换模块和第二切换模块级联。[0036]从以上技术方案可以看出，本发明具有以下优点：[0037]通过BMC管理模块实现不同配置之间的切换，实现对服务器不同场景中的应用。避免了现有的方案将STRAPpin信号连接至3-pin跳帽，实际应用中，用户需要进入现场打开机箱并手动调整跳帽位置才能实现对拓扑结构的更换。实现对芯片端口状态配置的更改，方便用户操作。附图说明[0038]为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0039]图1为基于BMC更改系统拓扑配置的架构整体示意图；[0040]图2为BMC管理模块，总线端口模块，输入输出模块之间互联示意图；[0041]图3为第一输入输出模块与第一切换模块互联示意图；[0042]图4为第二输入输出模块，第三输入输出模块和第二切换模块互联示意图；[0043]图5为第一切换模块，第二切换模块以及CPU互联示意图；[0044]图6为基于BMC更改系统级联配置方法流程图。具体实施方式[0045]为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本发明保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。[0046]本发明提供一种基于腿C更改系统拓扑配置的架构，如图1所示，包括:BMC管理模块1，总线端口模块2，第一输入输出模块3，第二输入输出模块4，第三输入输出模块5，第一切换模块6，第二切换模块7以及CPU8;[0047]BMC管理模块1的信号输出端与总线端口模块2信号输入端连接，总线端口模块2的第一信号输出端与第一输入输出模块3信号输入端连接，总线端口模块2的第二信号输出端与第二输入输出模块4信号输入端连接，总线端口模块2的第三信号输出端与第三输入输出模块5信号输入端连接，第一输入输出模块3信号输出端与第一切换模块6信号输入端连接，第二输入输出模块4信号输出端与第二切换模块7第一信号输入端连接，第三输入输出模块5信号输出端与第二切换模块7第二信号输入端连接；[0048]第一切换模块6信号输出端与CPUS第一信号输入端连接，第二切换模块7信号输出端与CPU8第二信号输入端连接;第一切换模块6设有与第二切换模块7连接的第一互联端口；第二切换模块7设有与第一切换模块6连接的第二互联端口；第一切换模块6和第二切换模块7通过第一互联端口与第二互联端口互联。[0049]其中，本发明包括的一个实施例为如图2所示，BMC管理模块1采用AST2500芯片;总线端口模块2采用PCA9555芯片；[0050]BMC管理模块1的SCL脚分别与电阻R1第一端和总线端口模块2SCL脚连接；电阻R1第二端接电源；BMC管理模块1的SDA脚分别与电阻R2第一端和总线端口模块2SDA脚连接;电阻R2第二端接电源。[0051]本实施例中，如图3、图4所示，第一输入输出模块3,第二输入输出模块4,第三输入输出模块5分别采用SN74AUP1G07芯片；[0052]第一输入输出模块3,第二输入输出模块4,第三输入输出模块5分别为单输入出设备;总线端口模块2设有第一输出脚组和第二输出脚组，总线端口模块2第一输出脚组的100_0脚连接第一输入输出模块3的信号输入端;总线端口模块2第一输出脚组的100j脚连接第二输入输出模块4信号输入端;总线端口模块2第二输出脚组的100_7脚连接第三输入输出模块5信号输入端。[0053]本实施例中，如图5所示，第一切换模块6,第二切换模块7分别采用PEX9797芯片；[OOM]第一输入输出模块3的信号输出端连接第一切换模块6的STRAP_STNX_P0RTCDFG1脚;第二输入输出模块4信号输出端连接第二切换模块7的STRAP_VS0_UPSTRM_P0RTSEL1脚；第三输入输出模块5信号输出端连接第二切换模块7的STRAP_VS0_UPSTRM_P0RTSEL0脚.[0055]第一切换模块6,第二切换模块7分别设有四组扩展硬盘连接端口11。第一切换模块6的第一互联端口包括:第一级联一端口21，第二级联一端口22，第三级联一端口23，第四级联一端口24,第五级联一端口25;第二切换模块7的第一互联端口包括:第一级联二端口31，第二级联二端口32，第三级联二端口33，第四级联二端口34，第五级联二端口35;[0056]第一级联一端口21与第一级联二端口31连接;第二级联一端口22与第二级联二端口32连接;第三级联一端口23与第三级联二端口33连接;第四级联一端口24与第四级联二端口M连接;第五级联一端口25与第五级联二端口35连接。第一切换模块6信号输出端26与CPU8的PCIERootPort2脚连接，第二切换模块7信号输出端36与CPU8的PCIERootPortl脚连接。[0057]本实施例中，基于Purely平台通过BMC管理模块对PCIESwitch芯片STRAPpin电平的不同配置实现端口状态切换，从而更改系统拓扑。其中BMC管理模块读写PCA9555后经0DBuffer配置STRAPpin，以确定Switch芯片的StationLinkwidth、UpstreamPort。[0058]PCAQ555是一颗针对IIC应用于GPIO资源扩展的芯片，为感应器、开关按键、LED灯、风扇等应用提供总线。芯片由两组8_bit配置及相应寄存器组成，系统可通过IIC总线访问相应寄存器实现对10端口的配置，包括丨叩1^〇1^01^3^1¥6把8111〇¥、？〇134七7Inversion等。本实施例中系统上电后，AST2500根据用户需求通过IIC读写PCA9555某些寄存器，以配置其IO端口电平的高低状态。[0059]第一输入输出模块3，第二输入输出模块4，第三输入输出模块5均为SN74AUP1G07，该芯片是单输入出设备。其VCC范围为0•8V-3•6V，方便用户设计;芯片3.6V-I0的容限可支持向低电平转换。该芯片input与PCA%55的GPI0直接互联，上电后PCA9555输出高电平，则输入输出模块输出为高、其output端口电平由后级芯片的input决定，PCA9555输出低电平则输入输出模块输出为低。[0060]本实施例中，涉及两颗PEX9797芯片，第一切换模块6的STRAP_STN2_P0RTCDFG1用于配置第二切换模块7的PortLinkWidth，第二切换模块7的STRAP_VS0_UPSTRM—P0RTSEL1，STRAP_VS0_UPSTRM_P0RTSEL0]用于选择Upstreamport等。其中输入输出模块的output与切换模块的STRAPPin直接互联，因PCA%55与切换模块的VCC电压不同，故使用输入输出模块进行电平隔离。[0061]服务器的实际应用中，第一切换模块6信号输出端26与CPU8的PCIERootPort2脚连接，第二切换模块7信号输出端36与CPU8的PCIERootPortl脚连接。系统上电后，BMC管理模块通过IIC配置PCA9555寄存器后将第一切换模块6的STRAP_STN2_P0RTCDFG1拉高，将第二切换模块7的STRAP_VS0_UPSTRM_P0RTSEL1脚，STRAP_VSO_UPSTRM_PORTSELO脚均拉低，配置第二切换模块7信号输出端36为Upstreamport。[0062]配置第一切换模块6的信号输出端26为通过四组扩展硬盘连接端口11连接四颗NVME硬盘，实现存储扩展。[0063]本发明还提供一种基于BMC更改系统级联配置方法，如图6所示，方法包括：[0064]S1，在BMCWeb下执行关机操作，通过BMC管理模块进行配置切换操作；[0065]S2，BMC管理模块通过总线端口模块，将第一切换模块的STRAP_STNX_P0RTCDFG1脚拉低，配置第一切换模块的级联端口均为PCIEX16;[0066]S3，将第二切换模块的STRAP_VSO_UPSTRM_PORTSEL1脚和[0067]STRAP_VSO_UPSTRM_PORTSELO脚均拉高，配置第二切换模块的级联端口为Upstream；[0068]S4,系统开机后，BMC管理模块将当前CPU的PCIERootPort2设置为disable，以保证CPU与第二切换模块之间的PCIELink己经关闭；[0069]S5，BMC管理模块将第一切换模块级联端口均与第二切换模块的级联端口互联，实现第一切换模块和第二切换模块级联。[0070]上述方式均通过BMC管理模块实现，而用户也只需在BMCweb通过远程控制、操作即可实现系统不同配置之间的切换，实现对服务器不同场景中的应用。避免了现有的方案将STRAPpin信号连接至3-pin跳帽，实际应用中，用户需要进入现场打开机箱并手动调整跳帽位置才能实现对拓扑结构的更换。[0071]本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等如果存在是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。[0072]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

权利要求：1.一种基于BMC更改系统拓扑配置的架构，其特征在于，包括:BMC管理模块1，总线端口模块2，第一输入输出模块3，第二输入输出模块⑷，第三输入输出模块⑸，第一切换模块6，第二切换模块⑺以及CPU⑻；BMC管理模块（1的信号输出端与总线端口模块2信号输入端连接，总线端口模块2的第一信号输出端与第一输入输出模块3信号输入端连接，总线端口模块2的第二信号输出端与第二输入输出模块⑷信号输入端连接，总线端口模块2的第三信号输出端与第三输入输出模块5信号输入端连接，第一输入输出模块（3信号输出端与第一切换模块6信号输入端连接，第二输入输出模块4信号输出端与第二切换模块7第一信号输入端连接，第三输入输出模块信号输出端与第二切换模块第二信号输入端连接；第一切换模块6信号输出端与CPU8第一信号输入端连接，第二切换模块7信号输出端与CPU⑻第二信号输入端连接；第一切换模块^3设有与第二切换模块7连接的第一互联端口；第二切换模块C7设有与第一切换模块6连接的第二互联端口；第一切换模块⑹和第二切换模块C0通过第一互联端口与第二互联端口互联。2.根据权利要求1所述的基于刚C更改系统拓扑配置的架构，其特征在于，BMC管理模块⑴采用AST2500芯片；总线端口模块⑵采用PCA9555芯片；BMC管理模块（1的SCL脚分别与电阻R1第一端和总线端口模块⑵SCL脚连接；电阻R1第二端接电源；BMC管理模块（1的SDA脚分别与电阻R2第一端和总线端口模块2SDA脚连接；电阻R2第二端接电源。3.根据权利要求2所述的基于BMC更改系统拓扑配置的架构，其特征在于，第一输入输出模块（3，第二输入输出模块（4，第三输入输出模块（5分别采用SN74AUP1G07芯片；第一输入输出模块3，第二输入输出模块4，第三输入输出模块5分别为单输入出设备；总线端口模块2设有第一输出脚组和第二输出脚组，总线端口模块2第一输出脚组的100_0脚连接第一输入输出模块3的信号输入端；总线端口模块⑵第一输出脚组的100_1脚连接第二输入输出模块01信号输入端；总线端口模块⑵第二输出脚组的100_7脚连接第三输入输出模块信号输入端。4.根据权利要求3所述的基于BMC更改系统拓扑配置的架构，其特征在于，第一切换模块⑹，第二切换模块⑺分别采用PEX9797芯片；第一输入输出模块⑶的信号输出端连接第一切换模块6的STRAP_STNX_P0RTCDFG1脚；第二输入输出模块（4信号输出端连接第二切换模块⑺的STRAP_VSO_UPSTRM—PORTSEL1脚；第三输入输出模块（5信号输出端连接第二切换模块⑺的STRAP_VSO_UPSTRM_PORTSELO脚。5.根据权利要求4所述的基于BMC更改系统拓扑配置的架构，其特征在于，第一切换模块6，第二切换模块⑺分别设有四组扩展硬盘连接端口（11。6.根据权利要求4所述的基于腿C更改系统拓扑配置的架构，其特征在于，第一切换模块6的第一互联端口包括:第一级联一端口（21，第二级联一端口（22，第三级联一端口（23，第四级联一端口（24，第五级联一端口（25;第二切换模块7的第一互联端口包括:第一级联二端口（31，第二级联二端口（3¾，第三级联二端口（33，第四级联二端口（34，第五级联二端口（35;第一级联一端口（21与第一级联二端口（31连接;第二级联一端口（22与第二级联二端口（32连接;第三级联一端口（23与第三级联二端口（33连接;第四级联一端口（24与第四级联二端口（34连接;第五级联一端口（25与第五级联二端口（35连接。7.根据权利要求6所述的基于BMC更改系统拓扑配置的架构，其特征在于，第一切换模块6信号输出端26与CPU8的PCIERootPort2脚连接，第二切换模块⑺信号输出端36与CPU⑻的PCIERootPortl脚连接。8.—种基于BMC更改系统级联配置方法，其特征在于，方法包括：在BMCWeb下执行关机操作，通过BMC管理模块进行配置切换操作；BMC管理模块通过总线端口模块，将第一切换模块的STRAP_STNX_P0RTCDFG1脚拉低，配置第一切换模块的级联端口均为PCIEn6;将第二切换模块的STRAP_VS0_UPSTRM_P0RTSEL1脚和STRAP_VSO_UPSTRM_PORTSELO脚均拉高，配置第二切换模块的级联端口为Upstream;系统开机后，BMC管理模块将当前CPU的PCIERootPort2设置为disable，以保证CPU与第二切换模块之间的PCIELink己经关闭；BMC管理模块将第一切换模块级联端口均与第二切换模块的级联端口互联，实现第一切换模块和第二切换模块级联。

百度查询： 郑州云海信息技术有限公司 一种基于BMC更改系统拓扑配置的系统以及级联配置方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD