申请/专利权人：西安电子科技大学

申请日：2022-03-30

公开（公告）日：2022-08-09

公开（公告）号：CN114883386A

主分类号：H01L29/06

分类号：H01L29/06;H01L29/16

优先权：

专利状态码：在审-实质审查的生效

法律状态：2022.08.26#实质审查的生效;2022.08.09#公开

摘要：本发明公开了一种新型浮结碳化硅功率器件的D‑JTE终端结构及其制备方法，该方法包括：提供N+衬底；在N+衬底表面制作至少一层外延结构；外延结构包括：第一N‑外延层、以及在第一N‑外延层表面进行离子注入后形成的浮结p区和JTE；其中，浮结p区位于有源区，JTE位于终端区，JTE包括第一JTE区和第二JTE区；在外延结构表面生长第二N‑外延层，并在第二N‑外延层内制作表面终端；在第二N‑外延层表面生长氧化层；在第二N‑外延层表面制作第一电极，并在N+衬底远离外延结构的一侧表面制作第二电极，第一电极与氧化层相触。由于本发明引入双区JTE结构，在剂量存在偏差时，可以使整个终端结构的电场分布更加平均，具有更好的抗剂量偏移特性，从而提升离子注入剂量窗口。

主权项：1.一种新型浮结碳化硅功率器件的D-JTE终端结构制备方法，其特征在于，包括：提供一N+衬底；在所述N+衬底的一侧表面制作至少一层外延结构；所述外延结构包括：第一N-外延层、以及在所述第一N-外延层远离所述N+衬底的一侧表面进行离子注入后形成的浮结p区和JTE；其中，所述浮结p区位于有源区，所述JTE位于终端区，且所述JTE包括第一JTE区和第二JTE区；在所述至少一层外延结构远离所述衬底的一侧表面生长第二N-外延层，并在所述第二N-外延层内制作表面终端；在所述第二N-外延层远离所述衬底的一侧表面生长氧化层；在所述第二N-外延层远离所述衬底的一侧表面制作第一电极，并在所述N+衬底远离所述外延结构的一侧表面制作第二电极，所述第一电极与所述氧化层相触。

全文数据：

权利要求：

百度查询： 西安电子科技大学 一种新型浮结碳化硅功率器件的D-JTE终端结构及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD