申请/专利权人：西安微电子技术研究所

申请日：2020-08-26

公开（公告）日：2022-11-29

公开（公告）号：CN111913097B

主分类号：G01R31/28

分类号：G01R31/28

优先权：

专利状态码：有效-授权

法律状态：2022.11.29#授权;2020.11.27#实质审查的生效;2020.11.10#公开

摘要：本发明公开了一种用于测试SoC功能的测试电路、测试方法和SoC，当测试模式控制寄存器配置SoC为测试模式时，管脚复用选择模块切换并行PROM复用管脚选择片外测试用并行PROM接口，此时：片内测试加载程序控制器用于通过片外测试用并行PROM接口加载SoC功能测试程序，并用于将加载的SoC功能测试程序搬运至片内存储器控制器中的片内SRAM；处理器用于执行片内SRAM中的SoC功能测试程序，进行SoC功能测试。本发明可在不增加SoC管脚数的情况下，实现测试程序并行加载，从而可在ATE测试机台上快速完成SoC功能测试，降低电路测试成本。

主权项：1.一种用于测试SoC功能的测试电路，其特征在于，所述测试电路设置在SoC上，包括：管脚复用选择模块以及通过片内总线互联的片内测试加载程序控制器、测试模式控制寄存器、片内存储器控制器、处理器和设置在功能外设上的复用功能外设接口；所述片内测试加载程序控制器上设置有片外测试用并行PROM接口，所述管脚复用选择模块外接并行PROM复用管脚；所述管脚复用选择模块用于切换所述并行PROM复用管脚选择片外测试用并行PROM接口或复用功能外设接口；所述测试模式控制寄存器用于配置SoC为测试模式或正常工作模式；当所述测试模式控制寄存器配置SoC为测试模式时，所述管脚复用选择模块切换所述并行PROM复用管脚选择片外测试用并行PROM接口，此时：所述片内测试加载程序控制器用于通过所述片外测试用并行PROM接口加载SoC功能测试程序，并用于将加载的所述SoC功能测试程序搬运至所述片内存储器控制器中的片内SRAM；所述处理器用于执行所述片内SRAM中的所述SoC功能测试程序，进行SoC功能测试。

全文数据：

权利要求：

百度查询： 西安微电子技术研究所 一种用于测试SoC功能的测试电路、测试方法和SoC

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD