申请/专利权人：中国人民解放军国防科技大学

申请日：2018-11-28

公开（公告）日：2023-01-24

公开（公告）号：CN109560813B

主分类号：H03L7/099

分类号：H03L7/099;H03L7/26

优先权：

专利状态码：有效-授权

法律状态：2023.01.24#授权;2019.04.26#实质审查的生效;2019.04.02#公开

摘要：本发明公开一种具有抗辐照功能的交叉耦合压控振荡器，包括依次连接的VCO单元、信号转换单元以及投票器单元，VCO单元包括三个以上的VCO电路，各个VCO电路分别输出一路相同相位的电流输出信号给信号转换单元，信号转换单元接收三路电流输出信号并转换为电压信号，转换后得到的三路电压输出信号提供给投票器单元，由投票器单元选择输出最终的电压输出信号。本发明具有结构简单、成本低、具有抗辐照功能以及软错误率低等优点。

主权项：1.一种具有抗辐照功能的交叉耦合压控振荡器，其特征在于：包括依次连接的VCO单元1、信号转换单元2以及投票器单元3，所述VCO单元1包括三个以上的VCO电路，各个所述VCO电路分别输出一路相同相位的电流输出信号给所述信号转换单元2，所述信号转换单元2接收多路所述电流输出信号并转换为电压信号，转换后得到的多路电压输出信号提供给所述投票器单元3，所述投票器单元3输出最终的电压输出信号；所述VCO电路包括相互连接的用于提供偏置电压的偏置电路11、用于构成环形振荡器的延时单元12以及用于提供输出驱动的输出驱动单元13，所述偏置电路11分别为所述延时单元12以及输出驱动单元13提供偏置电压；所述延时单元12包括四个以上的第一延时电路，各所述第一延时电路为环形连接，所述输出驱动单元13包括四个以上的第二延时电路，每个所述第二延时电路对应连接在一个所述第一延时电路的输出端。

全文数据：一种具有抗辐照功能的交叉耦合压控振荡器技术领域本发明涉及压控振荡器技术领域，尤其涉及一种具有抗辐照功能的交叉耦合压控振荡器。背景技术为了满足对更高集成度、更多功能以及更低功耗集成电路的需求，集成电路的特征尺寸和工作电压不断缩减，导致电路的辐照敏感度急剧增加。压控振荡器VCO作为集成电路的重要组成部分，现有技术中压控振荡器通常不具备抗辐照功能，一旦由于辐照的影响即会导致分频器的输出受到单粒子效应影响而发生错误，会严重影响电路的性能。因此，亟需提供出一种具有抗辐照功能的压控振荡器，以提高压控振荡器的抗辐照性能，降低软错误率。发明内容本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、成本低、具有抗辐照功能以及软错误率低的交叉耦合压控振荡器。为解决上述技术问题，本发明提出的技术方案为：一种具有抗辐照功能的交叉耦合压控振荡器，包括依次连接的VCO单元、信号转换单元以及投票器单元，所述VCO单元包括三个以上的VCO电路，各个所述VCO电路分别输出一路相同相位的电流输出信号给所述信号转换单元，所述信号转换单元接收多路所述电流输出信号并转换为电压信号，转换后得到的多路电压输出信号提供给所述投票器单元，所述投票器单元输出最终的电压输出信号。作为本发明的进一步改进：各个所述VCO电路中的相同相位节点相互耦合连接。作为本发明的进一步改进：各个所述VCO电路中的所述相同相位节点通过电容相互耦合连接。作为本发明的进一步改进：所述VCO电路包括相互连接的用于提供偏置电压的偏置电路、用于构成环形振荡器的延时单元以及用于提供输出驱动的输出驱动单元，所述偏置电路分别为所述延时单元以及输出驱动单元提供偏置电压。作为本发明的进一步改进：所述偏置电路包括依次连接的用于作为输入开关管的NM1开关管、用于作为结构对称开关管的NM3开关管以及用于提供有源负载的PM1开关管，所述NM1开关管的栅极接收输入控制电压，漏极连接所述NM3开关管的源级，所述NM3开关管的漏极连接所述PM1开关管的漏极，所述NM1开关管的栅极连接第一输出端以输出第一偏置电压VBN，所述PM1开关管的漏极连接第二输出端以输出第二偏置电压VBP。作为本发明的进一步改进：所述延时单元包括四个以上的第一延时电路，各所述第一延时电路为环形连接，所述输出驱动单元包括四个以上的第二延时电路，每个所述第二延时电路对应连接在一个所述第一延时电路的输出端。作为本发明的进一步改进：所述第一延时电路包括依次连接的用于提供有源负载的第一有源负载电路、用于作为正反馈的正反馈电路、第一差分输入电路以及第一尾电流电路，所述第一尾电流电路、所述第一有源负载电路分别接入所述偏置电路提供的偏置电压，所述第一差分输入电路的两个输入端分别接入差分输入信号，输出端输出一对输出电压。作为本发明的进一步改进：所述第二延时电路包括依次连接的用于提供有源负载的第二有源负载电路、第二差分输入电路以及第二尾电流电路，所述第二尾电流电路、所述第二有源负载电路分别接入所述偏置电路提供的偏置电压，所述第二差分输入电路的两个输入端分别接入差分输入信号，输出一对输出信号。作为本发明的进一步改进：所述信号转换单元包括由开关管NM11和开关管NM12构成的尾电流管电路、由开关管NM32和开关管NM41以及开关管NM31和开关管NM42构成的差分输入电路，以及由开关管PM12、PM13、PM14、PM11构成的电流镜电路，所述差分输入电路中开关管NM32和开关管NM41接入差分反输入信号ON0，开关管NM31和开关管NM42接入差分正输入信号OP0，通过第一输出端OUTN和第二输出端OUTP分别输出转换后的全摆幅信号。作为本发明的进一步改进：所述投票器单元包括三路晶体管支路以及一个反相器电路，所述晶体管支路的上支路包括两个串联连接的PMOS管、下支路包括两个串联的NMOS管，每路所述晶体管支路的上支路与下支路之间的中间节点连接至所述反相器电路的输入端。与现有技术相比，本发明的优点在于：本发明具有抗辐照功能的交叉耦合压控振荡器，通过配置三个相对独立运行的VCO电路、信号转换单元以及投票器单元构成交叉耦合相位强制跟随型压控振荡器，当有高能粒子击中任意一个VCO电路时，由于其他VCO电路都是正常工作状态，且由投票器单元可以屏蔽发生单粒子效应的VCO电路输出的错误信号，最终将其他VCO电路的正确信号输出，能够有效抑制压控振荡器电路由于辐照作用引起的单粒子效应，降低软错误率。附图说明图1是本实施例具有抗辐照功能的交叉耦合压控振荡器的结构示意图。图2是本实施例中VCO电路的结构示意图。图3是本实施例中偏置电路以及延时单元的具体电路结构示意图。图4是本实施例中输出驱动单元的具体电路结构示意图。图5是本实施例中信号转换单元的具体电路结构示意图。图6是本实施例中投票器的具体电路结构示意图。图例说明：1、VCO单元；11、偏置电路；12、延时单元；13、输出驱动单元；2、信号转换单元；3、投票器单元。具体实施方式以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。如图1所示，本实施例具有抗辐照功能的交叉耦合压控振荡器包括依次连接的VCO单元1、信号转换单元2以及投票器单元3，VCO单元1包括三个VCO电路（VCO0~VCO2），各个VCO电路分别输出一路相同相位的电流输出信号给信号转换单元2，信号转换单元2接收三路电流输出信号并转换为电压信号，转换后得到的三路电压输出信号提供给投票器单元3，由投票器单元3输出最终的电压输出信号，屏蔽其中与其他两路不同的电压输出信号，各个VCO电路中相同相位的输出信号经过信号转换单元2、投票器单元3后，最终能够得到对应各相位的准确输出信号。本实施例上述通过配置三个相对独立运行的VCO电路、信号转换单元2以及投票器单元3构成交叉耦合相位强制跟随型压控振荡器，将三个VCO电路内部相同的一个相位转换成电压信号后输出到投票器单元3，由投票器单元3输出表决的信号，当有高能粒子击中任意一个VCO电路时，由于其他VCO电路都是正常工作状态，且由投票器单元3可以屏蔽发生单粒子效应的VCO电路输出的错误信号，最终将其他VCO电路的正确信号输出，能够有效抑制压控振荡器电路由于辐照作用引起的单粒子效应，降低软错误率。本实施例中，各个VCO电路中的相同相位节点相互耦合连接，具体通过电容相互耦合连接，即将三个独立工作的VCO内部的输出节点全部通过电容耦合在一起，类似于一个三角形，使得可以将三个独立的VCO环振内部相同的一个相位输出。如图2所示，本实施例中VCO电路包括相互连接的用于提供偏置电压的偏置电路11、用于由多个延时电路环形连接构成环形振荡器的延时单元12以及用于提供输出驱动的输出驱动单元13，偏置电路11分别为延时单元12以及输出驱动单元13提供偏置电压，通过输出驱动单元13提供负载平衡，同时提高输出驱动性能。如图3所示，本实施例中偏置电路11具体包括依次连接的用于作为输入开关管的NM1开关管、用于作为结构对称开关管的NM3开关管以及用于提供有源负载的PM1开关管，NM1开关管的栅极接收输入控制电压VBN，NM1开关管的漏极连接NM3开关管的源级，NM3开关管的漏极连接PM1开关管的漏极，PM1开关管的漏极与栅极连接，PM1开关管的源级、NM3开关管的栅极接入电源，NM1开关管的栅极连接第一输出端以输出第一偏置电压VBN，PM1开关管的漏极连接第二输出端以输出第二偏置电压VBP，将第一偏置电压VBN、第二偏置电压VBP构成的一对偏置电压分别提供给各延时单元12、输出驱动单元13。如图2所示，本实施例中延时单元12具体包括四个第一延时电路（CELL），各第一延时电路为环形连接，输出驱动单元13包括四个第二延时电路（Buffer），每个第二延时电路对应连接在一个第一延时电路的输出端,即由四个相同的差分延时电路CELL构成环振，另外四个相同的差分延时电路Buffer作为负载平衡功能兼顾提高输出驱动的能力，偏置电路11分别为上述八个差分延时电路提供偏置电压，上述第一延时电路、第二延时电路的数量当然还可以按照实际需求设定。本实施例中，第一延时电路（CELL）具体包括依次连接的用于提供有源负载的第一有源负载电路、用于作为正反馈的正反馈电路、第一差分输入电路以及第一尾电流电路，第一尾电流电路、第一有源负载电路分别接入偏置电路11提供的偏置电压，第一差分输入电路的两个输入端分别接入差分输入信号，输出端输出一对输出电压，通过正反馈电路可以加快VCO环振的工作频率。如图3所示，本实施例第一延时电路（CELL）具体由多个MOS开关管连接构成，其中第一有源负载电路包括PM3开关管、PM4开关管、PM5开关管以及PM6开关管，PM3开关管、PM4开关管的方向相同，PM5开关管、PM6开关管的方向相同，PM3开关管、PM4开关管与PM5开关管、PM6开关管的方向相反，PM3开关管、PM4开关管、PM5开关管以及PM6开关管的源级均连接电源端VDDA，PM3开关管的漏极与栅极以及PM4开关管的漏极连接，PM4开关管的栅级连接PM5的栅级，PM6的漏极与栅极以及与PM5的漏极连接，PM4开关管与PM5开关管之间的连接点接入偏置电路11输出的第二偏置电压VBP；第一差分输入电路包括由NM4开关管和NM5开关管构成的差分对管，NM4开关管和NM5开关管的栅极分别对应接入差分输入信号IN、IP，正反馈电路包括PM7开关管与PM8开关管，PM7开关管与PM8开关管的方向相反，PM7开关管、PM8开关管分别对应与NM4开关管和NM5开关管连接以实现正反馈，其中PM7开关管的漏极与开关管NM4的漏极连接，开关管PM7的栅极与开关管PM8的漏极以及开关管NM5的漏极连接，开关管PM8的栅极与开关管NM4的漏极以及开关管PM7的漏级连接；第一尾电流电路包括NM2开关管，NM2开关管的栅极接入偏置电路11输出的一个偏置电压、漏极连接第一差分输入电路、源级接地。本实施例中，第二延时电路（Buffer）包括依次连接的用于提供有源负载的第二有源负载电路、第二差分输入电路以及第二尾电流电路，第二尾电流电路、第二有源负载电路分别接入偏置电路11提供的偏置电压，第二差分输入电路的两个输入端分别接入差分输入信号，输出一对输出信号。本实施例中第二延时电路（Buffer）如图4所示，其中第二有源负载电路包括PM36开关管、PM46、PM56、PM66，PM36开关管与PM66开关管方向相同，PM46开关管与PM56开关管方向相同，PM36开关管、PM66开关管与所PM46开关管、PM56开关管方向相反，第二差分输入电路包括由NM46开关管和NM56开关管构成的差分对管，第二尾电流电路包括NM26开关管，NM26开关管的栅极接入偏置电路11输出的一个偏置电压、漏极连接第二差分输入电路，上述各电路的连接方式与延时单元12中各电路的连接方式基本相同。如图5所示，本实施例中信号转换单元2为由MOS管构成的cml2cmos电路，将三个独立的VCO环振内部相同的一个相位的电流模信号（CurrentLogicModel）转换成CMOS信号，具体包括由管NM11和管NM12构成的尾电流管电路、由管NM32和管NM41以及NM31和NM42构成的差分输入电路，以及由管PM12、管PM13、管PM14、管PM11构成的电流镜电路，差分输入电路中管NM32和管NM41接入差分反输入信号ON0，管NM31和管NM42接入差分正输入信号OP0，通过第一输出端OUTN和第二输出端OUTP分别输出转换后的全摆幅信号，上述信号转换单元2可以将从Buffer输出的电流模信号转化成全摆幅的CMOS信号。以VCO电路输出的一路BN0输出信号为例，上述压控振荡器中三个完全相同的独立VCO电路的相同相位内部节点ON00、ON01、ON02通过三个电容相互耦合在一起，经过与之对应的Buffer电路输出BN00、BN01、BN02，并全部都通过信号转换单元2转变成CMOS全摆幅信号，然后再送入到投票器单元3，经过投票得到最终输出信号。本实施例中，投票器单元3具体采用现有技术中三输入的投票器（voter），如图6所示，投票器具体包括三路晶体管支路以及一个反相器电路，晶体管支路的上支路包括两个串联连接的PMOS管、下支路包括两个串联的NMOS管，每路晶体管支路的上支路与下支路之间的中间节点连接至反相器电路的输入端，每路晶体管支路分别接入三路VCO电流输出信号（A、B、C）中两路信号，其中第一列的上、下支路分别对应接入A、B路信号，第二列的上、下支路分别对应接入B、C路信号，第三列支路分别对应接入C、A路信号，经过反相器电路后可以屏蔽A、B、C三路输入中与其它两路输入不同的信号。参见图6，本实施例中投票器具体由14个晶体管构成，从左往右分别是四列晶体管，分别连接在电源和地之间，第一至第三列晶体管结构相同，从上到下依次是两个串联的PMOS管和两个串联的NMOS管，第四列是由一个PMOS管和NMOS管构成的反相器，可以高效的屏蔽三路输入信号中与其它两路输入不同的信号，实现正确VCO电压信号的输出。上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

权利要求：1.一种具有抗辐照功能的交叉耦合压控振荡器，其特征在于：包括依次连接的VCO单元（1）、信号转换单元（2）以及投票器单元（3），所述VCO单元（1）包括三个以上的VCO电路，各个所述VCO电路分别输出一路相同相位的电流输出信号给所述信号转换单元（2），所述信号转换单元（2）接收多路所述电流输出信号并转换为电压信号，转换后得到的多路电压输出信号提供给所述投票器单元（3），所述投票器单元（3）输出最终的电压输出信号。2.根据权利要求1所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：各个所述VCO电路中的相同相位节点相互耦合连接。3.根据权利要求2所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：各个所述VCO电路中的所述相同相位节点通过电容相互耦合连接。4.根据权利要求1或2或3所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：所述VCO电路包括相互连接的用于提供偏置电压的偏置电路（11）、用于构成环形振荡器的延时单元（12）以及用于提供输出驱动的输出驱动单元（13），所述偏置电路（11）分别为所述延时单元（12）以及输出驱动单元（13）提供偏置电压。5.根据权利要求4所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：所述偏置电路（11）包括依次连接的用于作为输入开关管的NM1开关管、用于作为结构对称开关管的NM3开关管以及用于提供有源负载的PM1开关管，所述NM1开关管的栅极接收输入控制电压，漏极连接所述NM3开关管的源级，所述NM3开关管的漏极连接所述PM1开关管的漏极，所述NM1开关管的栅极连接第一输出端以输出第一偏置电压VBN，所述PM1开关管的漏极连接第二输出端以输出第二偏置电压VBP。6.根据权利要求4所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：所述延时单元（12）包括四个以上的第一延时电路，各所述第一延时电路为环形连接，所述输出驱动单元（13）包括四个以上的第二延时电路，每个所述第二延时电路对应连接在一个所述第一延时电路的输出端。7.根据权利要求6所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：所述第一延时电路包括依次连接的用于提供有源负载的第一有源负载电路、用于作为正反馈的正反馈电路、第一差分输入电路以及第一尾电流电路，所述第一尾电流电路、所述第一有源负载电路分别接入所述偏置电路（11）提供的偏置电压，所述第一差分输入电路的两个输入端分别接入差分输入信号，输出端输出一对输出电压。8.根据权利要求6或7所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：所述第二延时电路包括依次连接的用于提供有源负载的第二有源负载电路、第二差分输入电路以及第二尾电流电路，所述第二尾电流电路、所述第二有源负载电路分别接入所述偏置电路（11）提供的偏置电压，所述第二差分输入电路的两个输入端分别接入差分输入信号，输出一对输出信号。9.根据权利要求1或2或3所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：所述信号转换单元（2）包括由开关管NM11和开关管NM12构成的尾电流管电路、由开关管NM32和开关管NM41以及开关管NM31和开关管NM42构成的差分输入电路，以及由开关管PM12、PM13、PM14、PM11构成的电流镜电路，所述差分输入电路中开关管NM32和开关管NM41接入差分反输入信号ON0，开关管NM31和开关管NM42接入差分正输入信号OP0，通过第一输出端OUTN和第二输出端OUTP分别输出转换后的全摆幅信号。10.根据权利要求1或2或3所述的具有抗辐照功能的交叉耦合压控振荡器，其特征在于：所述投票器单元（3）包括三路晶体管支路以及一个反相器电路，所述晶体管支路的上支路包括两个串联连接的PMOS管、下支路包括两个串联的NMOS管，每路所述晶体管支路的上支路与下支路之间的中间节点连接至所述反相器电路的输入端。

百度查询： 中国人民解放军国防科技大学 一种具有抗辐照功能的交叉耦合压控振荡器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD