申请/专利权人：意法半导体(鲁塞)公司

申请日：2022-11-22

公开（公告）日：2023-05-23

公开（公告）号：CN116149425A

主分类号：G06F1/04

分类号：G06F1/04;H03K19/20

优先权：["20211123 FR 2112398","20220902 US 17/902,171"]

专利状态码：在审-实质审查的生效

法律状态：2023.06.09#实质审查的生效;2023.05.23#公开

摘要：本公开的实施例涉及具有同步输出的设备。本说明涉及一种电子设备，包括：第一输入，被配置成接收时钟信号，通过第一输入缓冲器被耦合到第一电路；以及至少一个输出，通过输出缓冲器被耦合到第一电路，该输出缓冲器在时钟信号的第一边沿上被同步，其中第一输入缓冲器包括被耦合到第一输入的数据输入，并且被配置成在时钟信号的每个第一边沿之后的持续时间期间，不管其数据输入上的值如何，维持其输出上的值恒定。

主权项：1.一种电子设备，包括：第一输入，被配置成接收时钟信号，所述第一输入经由第一输入缓冲器被耦合到第一电路，所述第一输入缓冲器包括被耦合到所述第一输入的数据输入，所述数据输入被配置成在所述时钟信号的每个边沿之后的设定时段期间，不管所述数据输入处的值如何，维持恒定的输出电压；以及第一输出，被配置成在所述时钟信号的第一边沿上被同步，所述第一输出经由第一输出缓冲器被耦合到所述第一电路。

全文数据：

权利要求：

百度查询： 意法半导体(鲁塞)公司 具有同步输出的设备

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD