申请/专利权人:英特尔公司
申请日:2022-11-21
公开(公告)日:2023-06-23
公开(公告)号:CN116314194A
主分类号:H01L27/088
分类号:H01L27/088;H01L21/8234
优先权:["20211221 US 17/557,517"]
专利状态码:在审-公开
法律状态:2023.06.23#公开
摘要:本发明涉及使用沟道高度和间隔调制的高电压(HV)和低电压(LV)晶体管结构的共同集成。一种集成电路结构包括第一非平面半导体器件和第二非平面半导体器件。第一非平面半导体器件包括第一主体、至少部分地环绕第一主体的第一栅极结构、以及第一源极区域和第一漏极区域。第一主体在第一源极区域与第一漏极区域之间横向延伸。第二非平面半导体器件包括第二主体、至少部分地环绕第二主体的第二栅极结构、以及第二源极区域和第二漏极区域。第二主体在第二源极区域与第二漏极区域之间横向延伸。在示例中,第一主体的第一高度与第二主体的第二高度相差至少5%。第一主体和第二主体中的每一个可以是例如纳米带、纳米片或纳米线。
主权项:1.一种集成电路结构,包括:第一非平面半导体器件,包括第一主体,包括半导体材料;第一栅极结构,至少部分地环绕所述第一主体,所述第一栅极结构包括i第一栅极电极和ii在所述第一主体与所述第一栅极电极之间的第一栅极电介质,以及第一源极区域和第一漏极区域,所述第一主体具有在所述第一源极区域与所述第一漏极区域之间横向延伸的长度;第二非平面半导体器件,包括第二主体,包括半导体材料;第二栅极结构,至少部分地环绕所述第二主体,所述第二栅极结构包括i第二栅极电极和ii在所述第二主体与所述第二栅极电极之间的第二栅极电介质;以及第二源极区域和第二漏极区域,所述第二主体具有在所述第二源极区域与所述第二漏极区域之间横向延伸的长度,其中,所述第一主体的第一高度与所述第二主体的第二高度相差至少5%,其中,在所述第一栅极结构下方并且在垂直于所述第一主体的所述长度的垂直方向上测量所述第一高度,并且在所述第二栅极结构下方并且在垂直于所述第二主体的所述长度的垂直方向上测量所述第二高度。
全文数据:
权利要求:
百度查询: 英特尔公司 使用沟道高度和间隔调制的高电压(HV)和低电压(LV)晶体管结构的共同集成
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。