申请/专利权人：安徽大学

申请日：2023-03-03

公开（公告）日：2023-06-27

公开（公告）号：CN116346088A

主分类号：H03K3/012

分类号：H03K3/012;H03K3/356

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.07.14#实质审查的生效;2023.06.27#公开

摘要：本发明涉及动态随机存取存储技术领域，更具体的，涉及一种基于TFET的单边沿主从触发器，又称为TDFF，以及基于该TDFF设计的触发模块。本发明的TDFF包括12个PTFET晶体管、13个NTFET晶体管、一个反相器INV。本发明基于TFET构建触发器，没有使用传输门或传输管结构，进而避免了传输门引起的正偏P‑I‑N电流问题，而是通过中间节点和时钟信号CLK来控制数据的正确传输。本发明的CLK虽然为单相时钟，但配合TFET晶体管的电路设计，无需对CLK设置时钟反相器也能实现触发器功能。并且经过仿真测试，本发明的功耗指标低，具有较大的较大优势。

主权项：1.一种基于TFET的单边沿主从触发器，其特征在于，包括：反向器INV，其输入端连接输入信号D，输出端连接反相信号DB；PTFET晶体管P1，其源极连接电源VDD，栅极连接时钟信号CLK；PTFET晶体管P2，其源极连接P1的漏极，栅极连接输入信号D；PTFET晶体管P3，其源极连接电源VDD，栅极连接反相信号DB；PTFET晶体管P4，其源极连接P3的漏极，栅极连接时钟信号CLK；PTFET晶体管P5，其源极连接电源VDD，栅极连接P2的漏极并设置有中间节点DN；NTFET晶体管N1，其漏极连接P2的漏极，栅极连接P4的漏极并设置有中间节点A；NTFET晶体管N2，其源极接地GND，栅极连接输入信号D，漏极连接N1的源极；NTFET晶体管N3，其漏极连接P4的漏极，栅极连接反相信号DB；NTFET晶体管N4，其源极接地GND，栅极连接时钟信号CLK，漏极连接N3的源极；NTFET晶体管N5，其源极连接N4的漏极，栅极连接P5的漏极并设置有中间节点B，漏极连接P5的栅极并设置有中间节点DN；PTFET晶体管P6，其源极连接电源VDD，栅极连接时钟信号CLK；PTFET晶体管P7，其源极连接电源VDD，栅极连接中间节点A；PTFET晶体管P8，其源极连接P7的漏极，栅极连接中间节点B；PTFET晶体管P9，其源极连接电源VDD，栅极连接P6的漏极并设置有中间节点C；PTFET晶体管P10，其源极连接电源VDD，栅极连接时钟信号CLK；PTFET晶体管P11，其源极连接P10的漏极，漏极连接P9的漏极并设置有输出节点Q；PTFET晶体管P12，其源极连接电源VDD，栅极连接P9的漏极；NTFET晶体管N6，其源极接地GND，栅极连接P5的栅极，漏极连接P5的漏极；NTFET晶体管N7，其源极连接N4的漏极，栅极连接N6的栅极，漏极连接P5的漏极；NTFET晶体管N8，其漏极连接P6的漏极，栅极连接时钟信号CLK；NTFET晶体管N9，其源极接地GND，栅极连接中间节点B，漏极连接N8的源极；NTFET晶体管N10，其漏极连接P9的漏极，栅极连接时钟信号CLK；NTFET晶体管N11，其源极接地GND，栅极连接P9的栅极，漏极连接N10的源极；NTFET晶体管N12，其源极连接N11的漏极，栅极连接P11的栅极，漏极连接P11的漏极；以及NTFET晶体管N13，其源极接地GND，栅极连接P12的栅极并设置有中间节点QN，漏极连接P12的漏极。

全文数据：

权利要求：

百度查询： 安徽大学 一种基于TFET的单边沿主从触发器及触发模块

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD