申请/专利权人：武汉思创电子有限公司

申请日：2017-05-16

公开（公告）日：2024-01-26

公开（公告）号：CN107296599B

主分类号：A61B5/308

分类号：A61B5/308;A61B5/318

优先权：

专利状态码：有效-授权

法律状态：2024.01.26#授权;2017.11.24#实质审查的生效;2017.10.27#公开

摘要：一种多导联ECG信号调理与数据采集电路，其中的ADC转换器电路设置有多个模拟输入通道，与ADC转换器电路的模拟输入通道相对应设置有多个心电模拟前端单元，同一个心电模拟前端单元中保护与缓冲电路的输出端与导联信号测量校准切换电路的另一个输入端相连接，该导联信号测量校准切换电路的输出端与前置放大电路的输入端相连接，该前置放大电路的输出端与高通滤波电路的另一个输入端相连接，该高通滤波电路的输出端与末级放大滤波电路的另一个输入端相连接，该末级放大滤波电路的输出端与相对应的ADC转换器电路的模拟输入通道相连接。充分利用ADC转换器电路得到很高的信噪比，又可以适当降低耦合电容的性能和体积。

主权项：1.一种多导联ECG信号调理与数据采集电路，包括ADC转换器电路、RAMMCU处理器，所述的ADC转换器电路设置有多个模拟输入通道，与ADC转换器电路的模拟输入通道相对应设置有多个心电模拟前端单元，其特征在于：还包括有控制锁存器，所述的心电模拟前端单元包括保护与缓冲电路、导联信号测量校准切换电路、前置放大电路、高通滤波电路和末级放大滤波电路，所述ADC转换器电路通过SPI-I接口与RAMMCU处理器相连接，所述的RAMMCU处理器通过SPI-II接口与控制锁存器的输入端相连接，ADC转换器电路的输出控制端分别与多个心电模拟前端单元中的导联信号测量校准切换电路的一个输入端、高通滤波电路的一个输入端相连接，所述的控制锁存器输出端与多个心电模拟前端单元中的末级放大滤波电路的一个输入端相连接，同一个心电模拟前端单元中保护与缓冲电路的输出端与导联信号测量校准切换电路的另一个输入端相连接，该导联信号测量校准切换电路的输出端与前置放大电路的输入端相连接，该前置放大电路的输出端与高通滤波电路的另一个输入端相连接，该高通滤波电路的输出端与末级放大滤波电路的另一个输入端相连接，该末级放大滤波电路的输出端与相对应的ADC转换器电路的模拟输入通道相连接；所述的导联信号测量校准切换电路包括模拟开关ⅠU3、电阻R201和电阻R5，所述的模拟开关ⅠU3为双路四选一开关，所述的电阻R201一端与LL左腿电极相连接，电阻R201另一端与模拟开关ⅠU3中X通道源的X1、X2相连接，所述的电阻R5一端接地，电阻R5另一端与模拟开关ⅠU3中Y通道源的Y0相连接，所述模拟开关ⅠU3中X通道的输出端I_P与该心电模拟前端单元中的前置放大电路的正相输入端相连接，模拟开关ⅠU3中Y通道的输出端I_N与该心电模拟前端单元中的前置放大电路的反相输入端相连接；所述的前置放大电路包括仪表放大器U4、电阻R121、电阻R281、电阻R282、电容C170、电容C25和电容C28，所述电阻R121两端分别连接到仪表放大器U4的2脚和3脚，所述电容C170两端分别连接到仪表放大器U4的1脚和4脚，所述电阻R281一端作为前置放大电路的正相输入端，电阻R281另一端连接到仪表放大器U4的1脚，所述电阻R282一端作为前置放大电路的反相输入端，电阻R282另一端连接到仪表放大器U4的4脚，所述电容C25的两端分别连接仪表放大器U4的5脚和地，所述电容C28的两端分别连接仪表放大器U4的8脚和地，所述仪表放大器U4的输出端I_INA_OUT作为前置放大电路的输出端与该心电模拟前端单元中的高通滤波电路的输入端相连接；所述的高通滤波电路包括模拟开关ⅡU32、电容C210、电容C36、电阻R180和电阻R189，所述电容C210的耦合输出端I_HP_OUT作为该心电模拟前端单元中的高通滤波电路的输出端，电容C210的另一端作为该心电模拟前端单元中的高通滤波电路的输入端与前置放大电路的输出端相连接，所述模拟开关ⅡU32的2脚与电容C210的耦合输出端I_HP_OUT相连接，模拟开关ⅡU32的1脚与电阻R189相连接，所述电阻R189的另一端接地，模拟开关ⅡU32的4脚作为高通滤波电路的一个输入端与ADC转换器电路的输出控制端相连接，所述的电阻R180一端与电容C210的耦合输出端I_HP_OUT相连接，电阻R180另一端接地，所述的电容C36一端接模拟开关ⅡU32的5脚，电容C36另一端接地；所述的末级放大滤波电路包括运放U72A、模拟开关ⅢU25、电阻R8、电阻R141、电阻R145、电阻R137、电阻R10、电阻R148、电容C34、电容C35、电容C138，所述的模拟开关ⅢU25内含三组2选一开关，所述运放U72A的3脚通过电阻R10与该心电模拟前端单元中的高通滤波电路的输出端相连接，运放U72A的2脚与模拟开关ⅢU25的14脚相连接，所述电容C34的两端分别连接运放U72A的8脚和地，所述电容C35的两端分别连接运放U72A的4脚和地，运放U72A的1脚分别连接电阻R148一端和电阻R137一端，所述电阻R137另一端与R145一端相连接，所述电阻R145的另一端分别与电阻R141一端和LG_I相连接，所述电阻R141另一端分别与电阻R8一端和HG_I相连接，电阻R8另一端接地，所述电阻R148的另一端分别与容电C138一端和I_AIN相连接，该I_AIN作为该心电模拟前端单元中的末级放大滤波电路的输出端，所述的电容C138的另一端接地，LG_I与模拟开关ⅢU25的12脚相连，HG_I与模拟开关ⅢU25的13脚相连，模拟开关ⅢU25的11脚HG_nLG_I作为该心电模拟前端单元中的末级放大滤波电路的一个输入端与控制锁存器输出端相连接；所述的ADC转换器电路为24bit高速ADC电路，其包括24位精度高速ADC芯片U59、电阻R36和电容C281，所述电阻R36一端与芯片U59的25脚相连接，电阻R36另一端接地，所述的电容C281一端与芯片U59的7脚连接，电容C281另一端接地。

全文数据：一种多导联ECG信号调理与数据采集电路技术领域_[0001]本发明涉及一种信号调理与数据采集电路，更具体地说涉及一种多导联ECG信号调理与数据采集电路，属于模拟信号调理与采集电路技术领域。背景技术[0002]ECG传感器具有高阻抗、信号微弱、极化偏置差异以及易受干扰等特性，因此ECG信号调理电路中如何有效抑制各种噪声、提高信噪比（SNR、得到稳定的高精度的心电导联信号是ECG信号调理电路设计的关键目标之一。[0003]传统的心电信号调理电路采用前后两级放大、中间加电容交流耦合、后面再配合正常精度通常是12bit的AD转换器的结构。该种结构利用电容交流耦合滤掉了信号中的直流偏置等等噪声成分，后级放大可以采用较大的增益，从而得到相当高的信号总增益;但是，该种结构存在交流耦合器件价格高体积大、不便于小型化设计等缺陷。目前，随着24bitA-2型ADC集成电路技术的成熟，心电信号调理电路出现了前级采用直流耦合、后面再加高精度ADC通常是20bit以上变换的结构;但是，该种结构存在以下缺陷:为了适应较大的抗极化电压，进入ADC之前的增益通常只能设计为4〜6倍，这样一来，便抵消了使用高精度ADC带来的优势，不能使有用信号充分利用高精度ADC的转换范围，导致整体信噪比不高。发明内容[0004]本发明针对现有的心电信号调理电路不能充分利用高精度ADC的转换范围、整体信噪比不高等问题，提供一种多导联ECG信号调理与数据采集电路。[0005]为实现上述目的，本发明的技术解决方案是:一种多导联ECG信号调理与数据采集电路，包括ADC转换器电路、RAMMCU处理器，所述的ADC转换器电路设置有多个模拟输入通道，与ADC转换器电路的模拟输入通道相对应设置有多个心电模拟前端单元，还包括有控制锁存器，所述的心电模拟前端单元包括保护与缓冲电路、导联信号测量校准切换电路、前置放大电路、高通滤波电路和末级放大滤波电路，所述ADC转换器电路通过SPI-I接口与RAMMCU处理器相连接，所述的RAMM⑶处理器通过SPI-II接口与控制锁存器的输入端相连接，ADC转换器电路的输出控制端分别与多个心电模拟前端单元中的导联信号测量校准切换电路的一个输入端、高通滤波电路的一个输入端相连接，所述的控制锁存器输出端与多个心电模拟前端单元中的末级放大滤波电路的一个输入端相连接，同一个心电模拟前端单元中保护与缓冲电路的输出端与导联信号测量校准切换电路的另一个输入端相连接，该导联信号测校准切换电路的输出端与前置放大电路的输入端相连接，该前置放大电路的输出端与闻通滤波电路的另一个输入端相连接，该高通滤波电路的输出端与末级放大滤波电路的另一个输入端相连接，该末级放大滤波电路的输出端与相对应的ADC转换器电路的模拟输入通道相连接。[0，]所述的导联信号测量校准切换电路包括模拟开关IU3、电阻R201和电阻R5,所述的模拟开关IU3为双路四选一开关，所述的电阻R2〇1一端与腿电极相连接，电阻似〇1另一端与模拟开关IU3中X通道源的XI、X2相连接，所述的电阻R5—端接地，电阻R5另一端与模拟开关IU3中Y通道源的Y0相连接，所述模拟开关IU3中X通道的输出端1_?与该心电模拟前端单元中的前置放大电路的正相输入端相连接，模拟开关IU3中Y通道的输出端I_N与该心电模拟前端单元中的前置放大电路的反相输入端相连接。_[0007]所述的前置放大电路包括仪表放大器U4、电阻R121、电阻R281、电阻R282、电容C170、电容C25和电容C28,所述电阻R121两端分别连接到仪表放大器U4的2脚和3脚，所述电谷C170两分别连接到仅表放大器U4的1脚和4脚，所述电阻R281—端作为前置放大电路的正相输入端，电阻R281另一端连接到仪表放大器U4的1脚，所述电阻R282—端作为前置放大电路的反相输入端，电阻R282另一端连接到仪表放大器U4的4脚，所述电容C25的两端分别连接仪表放大器U4的5脚和地，所述电容C28的两端分别连接仪表放大器U4的8脚和地，所述仪表放大器U4的输出端I_INA_OUT作为前置放大电路的输出端与该心电模拟前端单元中的高通滤波电路的输入端相连接。[0008]所述的高通滤波电路包括模拟开关IIU32、电容C210、电容C36、电阻R180和电阻R189，所述电容C210的耦合输出端I_HP_OUT作为该心电模拟前端单元中的高通滤波电路的输出端，电容UlO的另一端作为该心电模拟前端单元中的高通滤波电路的输入端与前置放大电路的输出端相连接，所述模拟开关IIU32的2脚与电容C210的耦合输出端l_HP_〇UT相连接，模拟开关IIU32的1脚与电阻R189相连接，所述电阻R189的另一端接地，模拟开关nU32的4脚作为高通滤波电路的一个输入端与ADC转换器电路的输出控制端相连接，所述的电阻R180—端与电容C210的耦合输出端I_HP_OUT相连接，电阻R180另一端接地，所述的电容C36一端接模拟开关IIU32的5脚，电容C36另一端接地。[0009]所述的末级放大滤波电路包括运放U72A、模拟开关IHU25、电阻R8、电阻R141、电阻R145、电阻R137、电阻R10、电阻R148、电容C34、电容C35、电容C1：B8,所述的模拟开关IHU25内含三组2选一开关，所述运放U72A的3脚通过电阻R10与该心电模拟前端单元中的高通滤波电路的输出端相连接，运放U72A的2脚与模拟开关HIU25的14脚相连接，所述电容C34的两端分别连接运放U72A的8脚和地，所述电容C35的两端分别连接运放U72A的4脚和地，运放U72A的1脚分别连接电阻R14S—端和电阻R137—端，所述电阻Rl：37另一端与R145—端相连接，所述电阻R145的另一端分别与电阻R141—端和LG_I相连接，所述电阻R141另一端分别与电阻RS—端和HG_I相连接，电阻RS另一端接地，所述电阻R14S的另一端分别与容电C138—端和I_AIN相连接，该I_AIN作为该心电模拟前端单元中的末级放大滤波电路的输出端，所述的电容C138的另一端接地，LG-I与模拟开关IHU25的12脚相连，HG_I与模拟开关mU25的13脚相连，模拟开关HIU25的11脚HG—nLG_I作为该心电模拟前端单元中的末级放大滤波电路的一个输入端与控制锁存器输出端相连接。_0]所述的ADC转换器电路为24bit高速ADC电路，其包括24位精度高速ADC芯片U59、电阻R36和电容C281，所述电阻R36—端与芯片U59的25脚相连接，电阻R36另一端接地，所述的电容C281—端与芯片U59的7脚连接，电容C281另一端接地。[0011]与现有技术相比较，本发明的有益效果是：本发明中心电模拟前端单元包括保护与缓冲电路、导联信号测量校准切换电路、前置放大电路、高通滤波电路和末级放大滤波电路。既可以充分利用高精度ADC转换器电路的动态范围转换有用信号得到很高的信噪比，又可以适当降低耦合电容的性能和体积;并通过通道校准以及在后级提供的变增益放大，来得到需要的信号动态范围，提高信噪比（SNR，并最终得到较高信噪比SNR的数字信号，为后续各种DSp的进一步降噪处理以及参数计算提供良好基础。附图说明[0012]图1是本发明结构框图。[0013]图2是本发明中导联信号测量校准切换电路电路原理图。[0014]图3是本发明中前置放大电路电路原理图。[0015]图4是本发明中高通滤波电路电路原理图。[0016]图5是本发明中末级放大滤波电路电路原理图。[0017]图6是本发明中ADC转换器电路电路原理图。具体实施方式[0018]以下结合附图说明和具体实施方式对本发明作进一步的详细描述。[0019]参见图1，一种多导联ECG信号调理与数据采集电路，包括ADC转换器电路、RAMMCU处理器和控制锁存器。所述的ADC转换器电路设置有多个模拟输入通道，与ADC转换器电路的模拟输入通道相对应设置有多个心电模拟前端单元;本图1为12导联8个心电模拟前端单元。所述的心电模拟前端单元包括保护与缓冲电路、导联信号测量校准切换电路、前置放大电路、高通滤波电路和末级放大滤波电路。所述ADC转换器电路的SPI接口与RAMMCU处理器相连接，所述的RAMM⑶处理器通过SPI-II接口与控制锁存器的输入端相连接;所述的RAMMCU处理器为32bit的RAMMCU，RAMMCU处理器通过SPI-II口输出控制信号到控制锁存器。ADC转换器电路的输出控制端分别与多个心电模拟前端单元中的导联信号测量校准切换电路的一个输入端、高通滤波电路的一个输入端相连接;所述的控制锁存器输出端与多个心电模拟前端单元中的末级放大滤波电路的一个输入端相连接。同一个心电模拟前端单元中保护与缓冲电路的输出端与导联信号测量校准切换电路的另一个输入端相连接，该导联信号测量校准切换电路的输出端与前置放大电路的输入端相连接，该前置放大电路的输出端与高通滤波电路的另一个输入端相连接，该高通滤波电路的输出端与末级放大滤波电路的另一个输入端相连接，该末级放大滤波电路的输出端与相对应的ADC转换器电路的模拟输入通道相连接。[0020]参见图2,所述的导联信号测量校准切换电路包括IU3、电阻R201和电阻R5;所述的模拟开关IU3为双路四选一开关，模拟开关IU3的输入有X0〜X3以及Y0〜Y3共两组、输出分别为X和Y，其由控制信号SW0和SW1控制。所述的电阻R201—端与LL左腿电极相连接，电阻R201另一端与模拟开关IU3中X通道源的X1、X2相连接;所述的电阻R5—端接地，电阻R5另一端与模拟开关IU3中Y通道源的Y0相连接;X通道源的X0连接CAL校准信号，X通道源的X3连接LA左手电极;Y通道源的Y1连接RA右手电极、Y2连接LA左手电极、Y3连接RA右手电极。所述模拟开关IU3中X通道的输出端1_?与该心电模拟前端单元中的前置放大电路的正相输入端相连接，模拟开关IU3中Y通道的输出端I_N与该心电模拟前端单元中的前置放大电路的反相输入端相连接；当SW0和SW1改变状态，分别可以切换到校准信号、I导联、II导联。当SW0SW1=00时，乂=乂0=0八1^=¥0，¥0通过电阻1?5接地，选通的是校准信号；当310511=01时4=乂1=1^、丫=Y1=RA，选通的是II导联；当SW0SW1=10时，X=X2=LL、Y=Y2=LA，选通的是III导联；当SW0SW1=11时，X=X3=LA、Y=Y3=RA，所以选通的是I导联;选通后的信号〗_P和〗_N连接到前置放大电路。[0021]参见图3,所述的前置放大电路包括仪表放大器以、电阻R121、电阻R281、电阻R282、电容C170、电容C25和电容C28,本前置放大电路增益A1约为1〇倍。所述电阻R121两端分别连接到仪表放大器U4的2脚和3脚，所述电容C170两端分别连接到仪表放大器U4的1脚和4脚。所述电阻R281—端作为前置放大电路的正相输入端连接到该心电模拟前端单元中导联信号测量校准切换电路的模拟开关IU3中的X通道的输出端1_?脚，电阻R281另一端连接到仪表放大器U4的1脚;所述电阻似82—端作为前置放大电路的反相输入端连接到该心电模拟前端单元中导联信号测量校准切换电路的模拟开关IU3中的Y通道的输出端I_N，电阻R2S2另一端连接到仪表放大器U4的4脚。所述电容C25的两端分别连接仪表放大器U4的5脚和地，所述电容C28的两端分别连接仪表放大器U4的8脚和地。仪表放大器U4的5脚连接电源A_5V，仪表放大器U4的8脚连接电源A+5V，仪表放大器U4的参考端6接地。所述仪表放大器U4的输出端I_INA_0UT作为前置放大电路的输出端与该心电模拟前端单元中的高通滤波电路的输入端相连接。来自导联信号测量校准切换电路的信号通过本前置放大电路进行第一级放大f_P和I_N分别来自导联信号测量校准切换电路的的模拟开关输出；电阻R281R2S2是隔离电阻；电阻R1M是仪表放大器U4的增益电阻，决定仪表放大器U4放大增益，保证增益基本在10左右;电容Cl7〇是差摸滤波电容，用于去掉差摸噪声干扰，滤掉高频干扰。[0022]参见图4,所述的高通滤波电路包括模拟开关nu32、电容C210、电容C36、电阻R180和电阻R189。所述电谷C210的顆合输出$而1_即_0171'作为该心电模拟前端单兀中的高通滤波电路的输出端，电容C210的另一端作为该心电模拟前端单元中的高通滤波电路的输入端与前置放大电路的输出端相连接，所述模拟开关nU32的2脚与电容C210的耦合输出端I_HP_OUT相连接，模拟开关IIU32的1脚与电阻RI89相连接;所述电阻R189的另一端接地。模拟开关IIU32的4脚作为高通滤波电路的一个输入端与ADC转换器电路的输出控制端SW7相连接，模拟开关nu32由ADC转换器电路的输出控制端SW7信号控制。所述的电阻R180—端与电容C210的耦合输出端I_HP_0UT相连接，电阻Rl8〇另一端接地;所述的电容C36—端接模拟开关IIU32的5脚，电容C36另一端接地。正常情况下，ADC转换器电路的输出控制端SW7为低，模拟开关nU32的Z端与Y端断开，电容C210与电阻R180构成CR高通滤波，其截至频率为〇.05HZ;当ADC转换器电路的输出控制端为高时，模拟开关nU32的Z端与Y端联通，电容C210与电阻R189、电阻R180R180阻值较大忽略构成CR高通滤波，其截至频率约为0.5Hz;因此，本高通滤波电路根据测量需要可以改变截至频率。[0023]参见图5,所述的末级放大滤波电路包括运放U72A、模拟开关HIU25、电阻R8、电阻R141、电阻R145、电阻R137、电阻R10、电阻R148、电容C34、电容C35、电容C138;所述的模拟开关IHU25内含三组2选一开关，分别由控制信号HG_nLG_I、HG_nLG_II、HG_nLG_Vl控制。本末级放大滤波电路增益A2可调节。所述运放U72A的3脚通过电阻R10与该心电模拟前端单元中的高通滤波电路的输出端I_HP_0UT相连接，运放U72A的2脚与模拟开关IIIU25的14脚相连接。所述电容C34的两端分别连接运放U72A的8脚和地，UMA的8脚接电源A+5V;所述电容C35的两端分别连接运放U72A的4脚和地，U72A的4脚接电源A-5V。运放U72A的1脚分别连接电阻R148—端和电阻R137—端，所述电阻R137另一端与R145—端相连接;所述电阻R145的另一立而分别与电阻R141—端和LG_I相连接，所述电阻R141另一端分别与电阻Rg—端和HGI相连接，电阻R8另一端接地。所述电阻R148的另一端分别与容电Q38一端和]；_AIN相连接，所述的电容C138的另一端接地;该1_八]^作为该心电模拟前端单元中的末级放大滤波电路的输出端。lg_i与模拟开关niu25的I2脚相连，hg—I与模拟开关niu25的I3脚相连;模拟开关mU25的11脚HG__nLG_I作为该心电模拟前端单元中的末级放大滤波电路的一个输入端与控制锁存器输出端相连接。运放U72A连接成同相放大器，其反馈电阻网络由模拟开关fflU25控制，当HG_nLG—I信号为高时，邪_1与0_1联通，运放Um放大较大倍数；当HG_nLG_I信号为低时，LG—I与。_I联通，运放U72A放大较小倍数。具体的，以I通道为例，x〇=LG_I、X1=HG_I、X=G_I，这几个信号都接到运放U72A的反馈电阻网络中，当HG_nLG_I=0时，X=XO,即6_1与LG_I连通，运放U72A的反馈电阻由R137和R145构成，电阻R8和R141则构成反相端接地电阻，运放U72A的增益=1+R137+R145VR141+R8;当HG_nLG—1=1时，X=X1，即G_I与HG_I连通，运放U72A的反馈电阻由R137、R145和R141构成，运放U7M反相端通过电阻R8接地，运放U72A的增益=1+R137+R145+R141R8;比较两个增益，可以看到当HG_nLG_I=l时运放增益较大，这就满足了信号幅度变化后的测量要求；因此，本末级放大滤波电路根据测量需要可以改变增益。同时，电阻R148和电容C138构成了RC低通滤波器，其截至频率使得信号进行ADC转换时不会发生混迭。[0024]参见图6,所述的ADC转换器电路为24bit高速ADC电路，其包括24位精度高速ADC芯片U59、电阻R36和电容C281。所述的24位精度高速ADC芯片U59是一个内含16选1模拟输入开关的24位ADC芯片，该芯，片U59的模拟开关可以自动高速切换通道，满足多路心电信号的同步采集;在自动扫描模式下，其单通道数据率能达到20kSPS，满足心电图机IkSPS的采样率要求•，它有多达16个模拟输入通道，能满足12导及以上ECG信号的转换要求。所述电阻R36—端与芯片U59的25脚相连接，电阻R36另一端接地;所述的电容C281—端与芯片U59的7脚连接，电容C281另一端接地。所述芯片U59的AINO〜AIN7与相对应的心电模拟前端单元中的末级放大滤波电路的输出端I_AIN相连接。芯片U59的14脚到21脚分别连接通道切换控制信号SWO-SW7,芯片U59的22脚到24脚分别连接RAMMCU处理器的SPI-1;RAMMCU处理器通过SPI口控制芯片U59工作，并得到各个通道的实时转换数据。[0025]参见图1-图6,本发明中交流耦合配合24bit高速ADC电路的ECG信号调理与处理电路，既可以充分利用高精度ADC转换器电路的动态范围转换有用信号得到很高的信噪比，又可以适当降低耦合电容的性能和体积;并通过通道校准以及在后级提供的变增益放大，来得到需要的信号动态范围，提高信噪比SNR，并最终得到较高信噪比（SNR的数字信号，为后续各种DSP的进一步降噪处理以及参数计算提供良好基础。[0026]以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，上述结构都应当视为属于本发明的保护范围。

权利要求：1.一种多导联ECG信号调理与数据采集电路，包括ADC转换器电路、RAMICU处理器，所述的ADC转换器电路设置有多个模拟输入通道，与ADC转换器电路的模拟输入通道相对应设置有多个心电模拟前端单兀，其特征在于:还包括有控制锁存器，所述的心电模拟前端单元包括保护与缓冲电路、导联信号测量校准切换电路、前置放大电路、高通滤波电路和末级放大滤波电路，所述ADC转换器电路通过SPI-I接口与RAMM⑶处理器相连接，所述的RAMMCU处理器通过SPI-II接口与控制锁存器的输入端相连接，ADC转换器电路的输出控制端分别与多个心电模拟前端单元中的导联信号测量校准切换电路的一个输入端、高通滤波电路的一个输入端相连接，所述的控制锁存器输出端与多个心电模拟前端单元中的末级放大滤波电路的一个输入端相连接，同一个心电模拟前端单元中保护与缓冲电路的输出端与导联信号测量校准切换电路的另一个输入端相连接，该导联信号测量校准切换电路的输出端与前置放大电路的输入端相连接，该前置放大电路的输出端与高通滤波电路的另一个输入端相连接，该高通滤波电路的输出端与末级放大滤波电路的另一个输入端相连接，该末级放大滤波电路的输出端与相对应的ADC转换器电路的模拟输入通道相连接。2.根据权利要求1所述的一种多导联ECG信号调理与数据采集电路，其特征在于:所述的导联信号测量校准切换电路包括模拟开关IU3、电阻R201和电阻R5,所述的模拟开关IU3为双路四选一开关，所述的电阻R201—端与LL左腿电极相连接，电阻R201另一端与模拟开关IU3中X通道源的X1、X2相连接，所述的电阻R5—端接地，电阻R5另一端与模拟开关IU3中Y通道源的Y0相连接，所述模拟开关IU3中X通道的输出端1_?与该心电模拟前端单元中的前置放大电路的正相输入端相连接，模拟开关IU3中Y通道的输出端I_N与该心电模拟前端单元中的前置放大电路的反相输入端相连接。3.根据权利要求1所述的一种多导联ECG信号调理与数据采集电路，其特征在于:所述的前置放大电路包括仪表放大器U4、电阻R121、电阻R28l、电阻R282、电容C170、电容C25和电容C2S，所述电阻R1M两端分别连接到仪表放大器U4的2脚和3脚，所述电容C170两端分别连接到仪表放大器U4的1脚和4脚，所述电阻似81—端作为前置放大电路的正相输入端，电阻R281另一端连接到仪表放大器U4的1脚，所述电阻R2S2—端作为前置放大电路的反相输入端，电阻R282另一端连接到仪表放大器U4的4脚，所述电容C25的两端分别连接仪表放大器U4的5脚和地，所述电容C28的两端分别连接仪表放大器U4的8脚和地，所述仪表放大器U4的输出端I_INA_OUT作为前置放大电路的输出端与该心电模拟前端单元中的高通滤波电路的输入端相连接。4.根据权利要求1所述的一种多导联ECG信号调理与数据采集电路，其特征在于:所述的高通滤波电路包括模拟开关nu32、电容C210、电容C36、电阻R180和电阻R189,所述电容C210的耦合输出端I_HP_OUT作为该心电模拟前端单元中的高通滤波电路的输出端，电容C210的另一端作为该心电模拟前端单元中的高通滤波电路的输入端与前置放大电路的输出端相连接，所述模拟开关IIU32的2脚与电容C210的耦合输出端I_HP_〇UT相连接，模拟开关IIU32的1脚与电阻R189相连接，所述电阻R189的另一端接地，模拟开关nu32的4脚作为高通滤波电路的一个输入端与ADC转换器电路的输出控制端相连接，所述的电阻R丨80一端与电容C210的耦合输出端I_HP_OUT相连接，电阻Rl8〇另一端接地，所述的电容C36—端接模拟开关IIU32的5脚，电容C36另一端接地。5.根据权利要求1所述的一种多导联ECG信号调理与数据采集电路，其特征在于:所述的末级放大滤波电路包括运放U72A、模拟开关HIU25、电阻R8、电阻R141、电阻R145、电阻R137、电阻R10、电阻R148、电容C34、电容C35、电容C138,所述的模拟开关EIU25内含三组2选一开关，所述运放U72A的3脚通过电阻R10与该心电模拟前端单元中的高通滤波电路的输出端相连接，运放W2A的2脚与模拟开关IEU25的14脚相连接，所述电容C34的两端分别连接运放U72A的8脚和地，所述电容C35的两端分别连接运放U72A的4脚和地，运放U72A的1脚分别连接电阻R148—端和电阻R137—端，所述电阻R137另一端与R145—端相连接，所述电阻R145的另一端分别与电阻R141—端和LG_I相连接，所述电阻R141另一端分别与电阻R8—端和HG_I相连接，电阻R8另一端接地，所述电阻R148的另一端分别与容电C138—端和I_AIN相连接，该I_AIN作为该心电模拟前端单元中的末级放大滤波电路的输出端，所述的电容C138的另一端接地，LG_I与模拟开关HIU25的12脚相连，HG_I与模拟开关EIU25的13脚相连，模拟开关niU25的11脚HG_nLG_I作为该心电模拟前端单元中的末级放大滤波电路的一个输入端与控制锁存器输出端相连接。6.根据权利要求1所述的一种多导联ECG信号调理与数据采集电路，其特征在于:所述的ADC转换器电路为24bit高速ADC电路，其包括24位精度高速ADC芯片U59、电阻R36和电容C28l，所述电阻R：B6—端与芯片U59的25脚相连接，电阻R36另一端接地，所述的电容C281—端与芯片U59的7脚连接，电容C281另一端接地。

百度查询： 武汉思创电子有限公司 一种多导联ECG信号调理与数据采集电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD